Directorio
ANTONIO JOSE GINES ARTEAGA
Categoría
Profesor Contratado Doctor
Contacto
Correo electrónico
Departamento
Área
Electrónica
Docencia
Asignaturas que imparte
- Electrónica Física
- Circuitos Integrados
- Técnicas Experimentales I
- Electrónica Física
- Circuitos Integrados
- Técnicas Experimentales I
- Electrónica Física
- Circuitos Integrados (EE)
- Técnicas Experimentales I
- Circuitos integrados Analógicos, Digitales, de Señal Mixta y RF (AMS/RF)
- Técnicas Avanzadas de Diseño
Investigación
Grupo de investigación
DISEÑO Y TEST DE CIRCUITOS INTEGRADOS DE SEÑAL MIXTA (DISEÑO Y TEST DE CIRCUITOS INT)
Proyectos y contratos de investigación
TEST Y DISEÑO PARA TEST DE CIRCUITOS ANALOGICOS Y MIXTOS DE ALTAS PRESTACIONES CON ENFASIS EN APLICACIONES BIST (TEC2004-02949 - Investigador/a)
TECNICAS PARA MEJORAR LA CALIDAD DEL TEST Y LAS PRESTACIONES DEL DISEÑO EN TECNOLOGIS CMOS SUBMICRONICAS (TEC2007-68072/MIC - Investigador/a)
SHORT RANGE RADIO 2A105 SR2 (2A105 SR2 - Investigador/a)
SR2 (SHORT RANGE RADIO) (TSI-020400-2010-55 - Investigador/a)
Nuevos Paradigmas para el Test de Circuitos Integrados de Señal Mixta (TEC2015-68448-R - Investigador/a)
Adaptando el Diseño y Test de Circuitos Integrados de Señal Mixta y de Rf a las Variaciones del Proceso y del Entorno (TEC2011-28302 - Investigador/a)
16 BIT ADC (ITT AO/1-7154/12/NL/RA - Investigador/a)
Desarrollo de un ASIC de señal mixta reconfigurable de alta frecuencia (ref. 03210110007 - Investigador/a)
Red Española de Variabilidad en Tecnología, Circuitos y Sistemas micr/nano electrónicos (TEC2011-15599-E - Investigador/a)
ADAPTANDO EL DISEÑO Y TEST DE CIRCUITOS INTEGRADOS DE SEÑAL MIXTA Y DE RF A LAS VARIACIONES DEL PROCESO Y DEL (TEC2011-28302 - Investigador/a)
Prototipo de convertidor A/D de alta velocidad (150MSPS) y precisión (12 bits) con autocalibración endurecido contra radiación. (3372/0859 - Responsable)
Adaptable Scalable Mixed-Signal Sensor/Actuator Front-End for Micro-C and FPGAs (3248/0859 - Responsable)
Optimización de arquitecturas del convertidor Analógico-Digital 2SE-ADC12100-AERO (3158/0859 - Responsable)
Estudio sobre técnicas de calibración en convertidores Analógico-Digitales (2919/0859 - Responsable)
Nuevos Paradigmas para el Test de Circuitos Integrados de Señal Mixta (TEC2015-68448-R - Investigador/a)
Adaptando el Diseño y Test de Circuitos Integrados de Señal Mixta y de Rf a las Variaciones del Proceso y del Entorno (TEC2011-28302 - Investigador/a)
16 BIT ADC (ITT AO/1-7154/12/NL/RA - Investigador/a)
Desarrollo de un ASIC de señal mixta reconfigurable de alta frecuencia (ref. 03210110007 - Investigador/a)
Red Española de Variabilidad en Tecnología, Circuitos y Sistemas micr/nano electrónicos (TEC2011-15599-E - Investigador/a)
ADAPTANDO EL DISEÑO Y TEST DE CIRCUITOS INTEGRADOS DE SEÑAL MIXTA Y DE RF A LAS VARIACIONES DEL PROCESO Y DEL (TEC2011-28302 - Investigador/a)
Capítulos en Libros
Gines-Arteaga, Antonio Jose;Fiorelli-Martegani, Rafaella Bianca;Villegas-Calvo, Jose Alberto;Doldan-Lorenzo, Ricardo;Barragan-Asian, Manuel Jose;Vazquez-Garcia De La Vega, Diego;Rueda-Rueda, Adoracion;Peralias-Macias, Eduardo:
Design of an Energy-Efficient ZigBee Transceiver. Pág. 173-204. Taylor & Francis Group - CRC Press. Taylor & Francis Group - CRC Press. 2015.
Design of an Energy-Efficient ZigBee Transceiver. Pág. 173-204. Taylor & Francis Group - CRC Press. Taylor & Francis Group - CRC Press. 2015.
Asistencia a congresos
Antonio Lopez-Angulo;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo:
Calibration of Capacitor Mismatch and Static Comparator Offset in SAR ADC with Digital Redundancy. Comunicación en congreso. 2020 IEEE International Symposium on Circuits and Systems (ISCAS). Sevilla. 2020
Calibration of Capacitor Mismatch and Static Comparator Offset in SAR ADC with Digital Redundancy. Comunicación en congreso. 2020 IEEE International Symposium on Circuits and Systems (ISCAS). Sevilla. 2020
Antonio Lopez-Angulo;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo:
Digital calibration of capacitor mismatch and comparison offset in Split-CDAC SAR ADCs with redundancy. Comunicación en congreso. 2020 18th IEEE International New Circuits and Systems Conference (NEWCAS). Montreal, Canada. 2020
Digital calibration of capacitor mismatch and comparison offset in Split-CDAC SAR ADCs with redundancy. Comunicación en congreso. 2020 18th IEEE International New Circuits and Systems Conference (NEWCAS). Montreal, Canada. 2020
Antonio Lopez-Angulo;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo:
Mismatch and Offset Calibration in Redundant SAR ADC. Comunicación en congreso. 2019 XXXIV Conference on Design of Circuits and Integrated Systems (DCIS). BILBAO (ESPAÑA). 2019
Mismatch and Offset Calibration in Redundant SAR ADC. Comunicación en congreso. 2019 XXXIV Conference on Design of Circuits and Integrated Systems (DCIS). BILBAO (ESPAÑA). 2019
Antonio Lopez-Angulo;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
Redundant SAR ADCs with Split-capacitor DAC. Comunicación en congreso. 25th IEEE International Conference on Electronics. Burdeos, Francia. 2018
Redundant SAR ADCs with Split-capacitor DAC. Comunicación en congreso. 25th IEEE International Conference on Electronics. Burdeos, Francia. 2018
Antonio Lopez-Angulo;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
SAR ADCs with Redundant Split-capacitor DAC. Comunicación en congreso. XXXIII CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS. - Lyon, Francia, Francia. 2018
SAR ADCs with Redundant Split-capacitor DAC. Comunicación en congreso. XXXIII CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS. - Lyon, Francia, Francia. 2018
Gutierrez, Valentin;Gines-Arteaga, Antonio Jose;Leger-, Gildas:
AMS-RF test quality: Assessing defect severity.. Comunicación en congreso. IEEE International Symposium on On-Line Testing And Robust System Design. Platja d'Aro, Spain. 2018
AMS-RF test quality: Assessing defect severity.. Comunicación en congreso. IEEE International Symposium on On-Line Testing And Robust System Design. Platja d'Aro, Spain. 2018
Gines-Arteaga, Antonio Jose;Antonio Lopez-Angulo;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
Description of SAR ADCs with Digital Redundancy using a Unified Hardware-Based Approach. Comunicación en congreso. 2018 IEEE International Symposium on Circuits and Systems (ISCAS). Florencia, Italia. 2018
Description of SAR ADCs with Digital Redundancy using a Unified Hardware-Based Approach. Comunicación en congreso. 2018 IEEE International Symposium on Circuits and Systems (ISCAS). Florencia, Italia. 2018
Lopez-angulo, Antonio;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
Unified Hardware-Based Description for SAR ADCs with Redundancy. Comunicación en congreso. XXXII Conference of Design of Circuits and Integrated Systems (DCIS¿2017). Barcelona, España. 2017
Unified Hardware-Based Description for SAR ADCs with Redundancy. Comunicación en congreso. XXXII Conference of Design of Circuits and Integrated Systems (DCIS¿2017). Barcelona, España. 2017
Delgado-Restituto, Manuel;Carrasco-Robles, Manuel;Fiorelli-Martegani, Rafaella Bianca;Gines-Arteaga, Antonio Jose;Rodriguez-Vazquez, Angel:
A 76nW, 4kS/s 10-bit SAR ADC with offset cancellation for biomedical applications. Comunicación en congreso. 2016 IEEE Asia Pacific Conference on Circuits and Systems. Jeju, Korea del Sur. 2017
A 76nW, 4kS/s 10-bit SAR ADC with offset cancellation for biomedical applications. Comunicación en congreso. 2016 IEEE Asia Pacific Conference on Circuits and Systems. Jeju, Korea del Sur. 2017
Barragan-Asian, Manuel Jose;Leger-, Gildas;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
On the limits of machine learning-based test: A calibrated mixed-signal system case study. Comunicación en congreso. Design, Automation Test in Europe Conference Exhibition. Lausanne, Suisa. 2017
On the limits of machine learning-based test: A calibrated mixed-signal system case study. Comunicación en congreso. Design, Automation Test in Europe Conference Exhibition. Lausanne, Suisa. 2017
Delgado-Restituto, Manuel;Carrasco-Robles, Manuel;Fiorelli-Martegani, Rafaella Bianca;Gines-Arteaga, Antonio Jose;Rodriguez-Vazquez, Angel:
A low-energy 10-bit SAR ADC with embedded offset cancellation. Comunicación en congreso. Design of Circuits and Integrated Systems Conference 2016. Granada, España. 2016
A low-energy 10-bit SAR ADC with embedded offset cancellation. Comunicación en congreso. Design of Circuits and Integrated Systems Conference 2016. Granada, España. 2016
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Leger-, Gildas;Rueda-Rueda, Adoracion;Renaud, Guillaume;Barragan-Asian, Manuel Jose;Mir, Salvador:
Design trade-offs for on-chip driving of high-speed high-performance ADCs in static BIST applications. Comunicación en congreso. International Mixed-Signal Testing Workshop. . 2016
Design trade-offs for on-chip driving of high-speed high-performance ADCs in static BIST applications. Comunicación en congreso. International Mixed-Signal Testing Workshop. . 2016
Rabal, Antonio;Otin, Arantxa;Urriza, Ignacio;Gines-Arteaga, Antonio Jose;Leger-, Gildas;Rueda-Rueda, Adoracion:
A compact R-2R DAC for BIST applications. Comunicación en congreso. International Mixed-Signal Testing Workshop. . 2016
A compact R-2R DAC for BIST applications. Comunicación en congreso. International Mixed-Signal Testing Workshop. . 2016
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Leger-, Gildas;Rueda-Rueda, Adoracion;Renaud, Guillaume;Barragan-Asian, Manuel Jose;Mir, Salvador:
Linearity test of high-speed high-performance ADCs using a self-testable on-chip generator. Comunicación en congreso. IEEE European Test Symposium. Amsteram, The Netherlands. 2016
Linearity test of high-speed high-performance ADCs using a self-testable on-chip generator. Comunicación en congreso. IEEE European Test Symposium. Amsteram, The Netherlands. 2016
Nuñez-Martínez, Juan;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
Low-jitter differential clock driver circuits for high-performance high-resolution ADCs. Comunicación en congreso. DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS. ESTORIL (PORTUGAL). 2015
Low-jitter differential clock driver circuits for high-performance high-resolution ADCs. Comunicación en congreso. DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS. ESTORIL (PORTUGAL). 2015
Nuñez-Martínez, Juan;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
An approach to the design of low-jitter differential clock recovery circuits for high performance ADCs. Comunicación en congreso. IEEE 6th Latin American Symposium on Circuits & Systems. BUENOS AIRES (ARGENTINA)-MONTEVIDEO (URUGUAY). 2015
An approach to the design of low-jitter differential clock recovery circuits for high performance ADCs. Comunicación en congreso. IEEE 6th Latin American Symposium on Circuits & Systems. BUENOS AIRES (ARGENTINA)-MONTEVIDEO (URUGUAY). 2015
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Leger-, Gildas;Rueda-Rueda, Adoracion:
Closed-loop simulation method for evaluation of static offset in discrete-time comparators. Comunicación en congreso. 21st IEEE International Conference on Electronics, Circuits and Systems. Marseille, France. 2014
Closed-loop simulation method for evaluation of static offset in discrete-time comparators. Comunicación en congreso. 21st IEEE International Conference on Electronics, Circuits and Systems. Marseille, France. 2014
Gines-Arteaga, Antonio Jose;Leger-, Gildas:
Sigma-delta testability for pipeline A/D converters. Comunicación en congreso. Design, Automation and Test in Europe. Dresden, Alemania. 2014
Sigma-delta testability for pipeline A/D converters. Comunicación en congreso. Design, Automation and Test in Europe. Dresden, Alemania. 2014
Aledo-González, Cristina;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
Mixed-Signal Techniques for Robust Auto-Tuning of Split-Tuned PLL Frequency Synthesizers. Comunicación en congreso. 28th Edition of Conference on Design of Circuits and Integrated Systems (DCIS). Donostia - San Sebastián (España). 2013
Mixed-Signal Techniques for Robust Auto-Tuning of Split-Tuned PLL Frequency Synthesizers. Comunicación en congreso. 28th Edition of Conference on Design of Circuits and Integrated Systems (DCIS). Donostia - San Sebastián (España). 2013
Doldan-Lorenzo, Ricardo;Gines-Arteaga, Antonio Jose;Rueda-Rueda, Adoracion:
Inductor characterization in RF LC-VCOs. Comunicación en congreso. IEEE Fourth Latin American Symposium on Circuits and Systems. Cusco, Perú. 2013
Inductor characterization in RF LC-VCOs. Comunicación en congreso. IEEE Fourth Latin American Symposium on Circuits and Systems. Cusco, Perú. 2013
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
Background Calibration of Comparator Offsets in Pipeline ADCs. Comunicación en congreso. IEEJ International Conference on Analog VLSI Circuits. Valencia. 2012
Background Calibration of Comparator Offsets in Pipeline ADCs. Comunicación en congreso. IEEJ International Conference on Analog VLSI Circuits. Valencia. 2012
Gines-Arteaga, Antonio Jose;Villegas-Calvo, Jose Alberto;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
Self-biased Input Common-mode Generation for Improving Dynamic Range and Yield in Inverter-based Filters. Comunicación en congreso. IEEE International Conference on Electronics, Circuits, and Systems. . 2012
Self-biased Input Common-mode Generation for Improving Dynamic Range and Yield in Inverter-based Filters. Comunicación en congreso. IEEE International Conference on Electronics, Circuits, and Systems. . 2012
Gines-Arteaga, Antonio Jose;Rueda-Rueda, Adoracion;Peralias-Macias, Eduardo:
AN ADAPTIVE BIST FOR INL ESTIMATION OF ADCS WITHOUT HISTOGRAM EVALUATION. Comunicación en congreso. 6th IEEE International Mixed-Signal Testing Workshop. MONTPELLIER, FRANCE. 2010
AN ADAPTIVE BIST FOR INL ESTIMATION OF ADCS WITHOUT HISTOGRAM EVALUATION. Comunicación en congreso. 6th IEEE International Mixed-Signal Testing Workshop. MONTPELLIER, FRANCE. 2010
Doldan-Lorenzo, Ricardo;Gines-Arteaga, Antonio Jose;Rueda-Rueda, Adoracion;Peralias-Macias, Eduardo:
A 5 GHZ LC-VCO WITH ACTIVE COMMON MODE FEEDBACK CIRCUIT IN SUB-MICROMETER CMOS TECHNOLOGY. Comunicación en congreso. XXV CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS - DCIS 2010 (25) (25.2010.LANZAROTE, SPAIN). LANZAROTE, SPAIN. 2010
A 5 GHZ LC-VCO WITH ACTIVE COMMON MODE FEEDBACK CIRCUIT IN SUB-MICROMETER CMOS TECHNOLOGY. Comunicación en congreso. XXV CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS - DCIS 2010 (25) (25.2010.LANZAROTE, SPAIN). LANZAROTE, SPAIN. 2010
Gines-Arteaga, Antonio Jose;Doldan-Lorenzo, Ricardo;Rueda-Rueda, Adoracion;Peralias-Macias, Eduardo:
POWER OPTIMIZATION OF CMOS PROGRAMMABLE GAIN AMPLIFIERS WITH HIGH DYNAMIC RANGE AND COMMON-MODE FEED-FORWARD CIRCUIT. Comunicación en congreso. IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS, AND SYSTEMS. ATHENS, GREECE. 2010
POWER OPTIMIZATION OF CMOS PROGRAMMABLE GAIN AMPLIFIERS WITH HIGH DYNAMIC RANGE AND COMMON-MODE FEED-FORWARD CIRCUIT. Comunicación en congreso. IEEE INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS, AND SYSTEMS. ATHENS, GREECE. 2010
Gines-Arteaga, Antonio Jose;Rueda-Rueda, Adoracion:
Inductor characterization in RF LC-VCOs. Comunicación en congreso. IEEE Latin American Symposium on Circuits and Systems (LASCAS). Florianopolis, SC, Brazil. 2010
Inductor characterization in RF LC-VCOs. Comunicación en congreso. IEEE Latin American Symposium on Circuits and Systems (LASCAS). Florianopolis, SC, Brazil. 2010
Gines-Arteaga, Antonio Jose;Doldan-Lorenzo, Ricardo;Rueda-Rueda, Adoracion;Peralias-Macias, Eduardo:
A LOW-POWER PROGRAMMABLE GAIN AMPLIFIER WITH OPTIMIZED INPUT RANGE IN 90NM CMOS PROCESS. Comunicación en congreso. XXV CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS - DCIS 2010 (25) (25.2010.LANZAROTE, SPAIN). LANZAROTE, SPAIN. 2010
A LOW-POWER PROGRAMMABLE GAIN AMPLIFIER WITH OPTIMIZED INPUT RANGE IN 90NM CMOS PROCESS. Comunicación en congreso. XXV CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS - DCIS 2010 (25) (25.2010.LANZAROTE, SPAIN). LANZAROTE, SPAIN. 2010
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
A SURVEY ON DIGITAL BACKGROUND CALIBRATION OF ADCS. Comunicación en congreso. EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN, 2009. ECCTD 2009 () (.2009.ANTALYA, TURQUÍA). ANTALYA, TURQUÍA. 2009
A SURVEY ON DIGITAL BACKGROUND CALIBRATION OF ADCS. Comunicación en congreso. EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN, 2009. ECCTD 2009 () (.2009.ANTALYA, TURQUÍA). ANTALYA, TURQUÍA. 2009
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
ON-LINE ESTIMATION OF THE INTEGRAL NON-LINEAR ERRORS IN ANALOGUE-TO-DIGITAL CONVERTERS WITHOUT HISTOGRAM EVALUATION. Comunicación en congreso. EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN, 2009. ECCTD 2009 () (.2009.ANTALYA, TURQUÍA). ANTALYA, TURQUÍA. 2009
ON-LINE ESTIMATION OF THE INTEGRAL NON-LINEAR ERRORS IN ANALOGUE-TO-DIGITAL CONVERTERS WITHOUT HISTOGRAM EVALUATION. Comunicación en congreso. EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN, 2009. ECCTD 2009 () (.2009.ANTALYA, TURQUÍA). ANTALYA, TURQUÍA. 2009
Leger-, Gildas;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
RANDOM CHOPPING IN SIGMA-DELTA MODULATORS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS, DCIS 2009 () (.2009.ZARAGOZA, ESPAÑA). ZARAGOZA, ESPAÑA. 2009
RANDOM CHOPPING IN SIGMA-DELTA MODULATORS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS, DCIS 2009 () (.2009.ZARAGOZA, ESPAÑA). ZARAGOZA, ESPAÑA. 2009
Villegas-Calvo, Jose Alberto;Fiorelli-Martegani, Rafaella Bianca;Gines-Arteaga, Antonio Jose;Doldan-Lorenzo, Ricardo;Jalon-Victori, Mª Angeles;Acosta-Jimenez, Antonio Jose;Peralias-Macias, Eduardo;Vazquez-Garcia De La Vega, Diego;Rueda-Rueda, Adoracion:
A 2.5MHZ BANDPASS ACTIVE COMPLEX FILTER WITH 2.4MHZ BANDWIDTH FOR WIRELESS COMMUNICATIONS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (23) (23.2008.GRENOBLE (FRANCIA)). GRENOBLE (FRANCIA). 2008
A 2.5MHZ BANDPASS ACTIVE COMPLEX FILTER WITH 2.4MHZ BANDWIDTH FOR WIRELESS COMMUNICATIONS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (23) (23.2008.GRENOBLE (FRANCIA)). GRENOBLE (FRANCIA). 2008
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
NOVEL SWAPPING TECHNIQUES FOR BACKGROUND CALIBRATION OF CAPACITOR MISMATCHING IN PIPELINE ADCS. Comunicación en congreso. IEEE SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN (20) (20.2007.RÍO DE JANEIRO (BRAZIL)). RÍO DE JANEIRO (BRAZIL). 2008
NOVEL SWAPPING TECHNIQUES FOR BACKGROUND CALIBRATION OF CAPACITOR MISMATCHING IN PIPELINE ADCS. Comunicación en congreso. IEEE SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN (20) (20.2007.RÍO DE JANEIRO (BRAZIL)). RÍO DE JANEIRO (BRAZIL). 2008
Gines-Arteaga, Antonio Jose;Doldan-Lorenzo, Ricardo;Villegas-Calvo, Jose Alberto;Acosta-Jimenez, Antonio Jose;Jalon-Victori, Mª Angeles;Vazquez-Garcia De La Vega, Diego;Rueda-Rueda, Adoracion;Peralias-Macias, Eduardo:
A 1.2V 5.14MW QUADRATURE FREQUENCY SYNTHESIZER IN 90NM CMOS TECHNOLOGY FOR 2.4GHZ ZIGBEE APPLICATIONS. Comunicación en congreso. IEEE ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS () (.2008.MACAU (CHINA)). MACAU (CHINA). 2008
A 1.2V 5.14MW QUADRATURE FREQUENCY SYNTHESIZER IN 90NM CMOS TECHNOLOGY FOR 2.4GHZ ZIGBEE APPLICATIONS. Comunicación en congreso. IEEE ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS () (.2008.MACAU (CHINA)). MACAU (CHINA). 2008
Doldan-Lorenzo, Ricardo;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
A 5GHZ WIDE TUNING RANGE LC-VCO IN SUB-MICROMETER CMOS TECHNOLOGY. Comunicación en congreso. IEEE ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS () (.2008.MACAU (CHINA)). MACAU (CHINA). 2008
A 5GHZ WIDE TUNING RANGE LC-VCO IN SUB-MICROMETER CMOS TECHNOLOGY. Comunicación en congreso. IEEE ASIA PACIFIC CONFERENCE ON CIRCUITS AND SYSTEMS () (.2008.MACAU (CHINA)). MACAU (CHINA). 2008
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
IMPROVED BACKGROUND ALGORITHMS FOR PIPELINE ADC FULL CALIBRATION. Comunicación en congreso. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEM (40) (40.2007.NEW ORLEANS, LUSIANA, USA). NEW ORLEANS, LUSIANA, USA. 2007
IMPROVED BACKGROUND ALGORITHMS FOR PIPELINE ADC FULL CALIBRATION. Comunicación en congreso. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEM (40) (40.2007.NEW ORLEANS, LUSIANA, USA). NEW ORLEANS, LUSIANA, USA. 2007
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
DIGITAL BACKGROUND CALIBRATION OF PIPELINE ADCS. Comunicación en congreso. DATE CONFERENCE () (.2007.NIZA, FRANCIA). NIZA, FRANCIA. 2007
DIGITAL BACKGROUND CALIBRATION OF PIPELINE ADCS. Comunicación en congreso. DATE CONFERENCE () (.2007.NIZA, FRANCIA). NIZA, FRANCIA. 2007
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
STATISTICAL ANALYSIS OF A BACKGROUND CORRELATON-BASED TECHNIQUE FOR FULL CALIBRATION. Comunicación en congreso. ISCAS 2006 () (.2006.KOS, GRECIA). KOS, GRECIA. 2006
STATISTICAL ANALYSIS OF A BACKGROUND CORRELATON-BASED TECHNIQUE FOR FULL CALIBRATION. Comunicación en congreso. ISCAS 2006 () (.2006.KOS, GRECIA). KOS, GRECIA. 2006
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
FULL CALIBRATION DIGITAL TECHNIQUES FOR PIPELINE ADCS. Comunicación en congreso. IEEE International Symposium on Circuits and Systems, ISCAS, vol.3, pp. 1976-1979, May. 2005. KOBE, JAPAN. 2005
FULL CALIBRATION DIGITAL TECHNIQUES FOR PIPELINE ADCS. Comunicación en congreso. IEEE International Symposium on Circuits and Systems, ISCAS, vol.3, pp. 1976-1979, May. 2005. KOBE, JAPAN. 2005
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
DIGITAL BACKGROUND GAIN ERROR CORRECTION IN PIPELINE ADCS. Comunicación en congreso. DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE (DATE'04) () (.2004.PARÍS, FRANCIA). PARÍS, FRANCIA. 2004
DIGITAL BACKGROUND GAIN ERROR CORRECTION IN PIPELINE ADCS. Comunicación en congreso. DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE (DATE'04) () (.2004.PARÍS, FRANCIA). PARÍS, FRANCIA. 2004
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
DIGITAL BACKGROUND TECHNIQUES FOR GAIN ERROR CORRECTION IN PIPELINE ADCS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (19.2004.BORDEAUX, FRANCIA). BORDEAUX, FRANCIA. 2004
DIGITAL BACKGROUND TECHNIQUES FOR GAIN ERROR CORRECTION IN PIPELINE ADCS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (19.2004.BORDEAUX, FRANCIA). BORDEAUX, FRANCIA. 2004
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
GAIN ERROR CORRECTION IN PIPELINE ADCS WITH DIGITAL REDUNDANCY. Comunicación en congreso. IEEJ INTERNATIONAL ANALOG VLSI WORKSHOP (AVLSIWS'04) () (.2004.MACAO, CHINA). MACAO, CHINA. 2004
GAIN ERROR CORRECTION IN PIPELINE ADCS WITH DIGITAL REDUNDANCY. Comunicación en congreso. IEEJ INTERNATIONAL ANALOG VLSI WORKSHOP (AVLSIWS'04) () (.2004.MACAO, CHINA). MACAO, CHINA. 2004
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
DIGITAL BACKGROUND CALIBRATION TECNIQUE FOR PIPELINE ADCS WITH MULTI-BIT STAGES. Comunicación en congreso. 16TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN (SBCCI 2003) () (.2003.SAO PAOLO, BRASIL). SAO PAOLO, BRASIL. 2003
DIGITAL BACKGROUND CALIBRATION TECNIQUE FOR PIPELINE ADCS WITH MULTI-BIT STAGES. Comunicación en congreso. 16TH SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEMS DESIGN (SBCCI 2003) () (.2003.SAO PAOLO, BRASIL). SAO PAOLO, BRASIL. 2003
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
A REVIEW OF BACKGROUND CALIBRATION SYSTEMS IN PIPELINE ADCS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTMES CONFERENCE (17.2002.SANTANDER, ESPAÑA). SANTANDER, ESPAÑA. 2002
A REVIEW OF BACKGROUND CALIBRATION SYSTEMS IN PIPELINE ADCS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTMES CONFERENCE (17.2002.SANTANDER, ESPAÑA). SANTANDER, ESPAÑA. 2002
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion;Martínez-madrid, Natividad;Seepold, Ralph:
A MIXED-SIGNAL DESIGN REUSE METHODOLOGY BASED ON PARAMETRIC BEHAVIOURAL MODELS WITH NON-IDEAL EFFECTS. Comunicación en congreso. DESIGN, AUTOMATION TEST IN EUROPE (.2002.PARIS). PARIS. 2002
A MIXED-SIGNAL DESIGN REUSE METHODOLOGY BASED ON PARAMETRIC BEHAVIOURAL MODELS WITH NON-IDEAL EFFECTS. Comunicación en congreso. DESIGN, AUTOMATION TEST IN EUROPE (.2002.PARIS). PARIS. 2002
Artículos publicados
Gutierrez, Valentin;Gines-Arteaga, Antonio Jose;Leger-, Gildas:
Assessing AMS-RF Test Quality by Defect Simulation. IEEE Transactions on Device and Materials Reliability. 2019. Vol: 19. Núm: 1. Pág. 55-63.
Assessing AMS-RF Test Quality by Defect Simulation. IEEE Transactions on Device and Materials Reliability. 2019. Vol: 19. Núm: 1. Pág. 55-63.
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
Fast Background Calibration of Sampling Timing-Skew in SHA-less Pipeline ADCs. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol: 25. Núm: 10. Pág. 2966-2970. 10.1109/TVLSI.2017.2718625.
Fast Background Calibration of Sampling Timing-Skew in SHA-less Pipeline ADCs. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2017. Vol: 25. Núm: 10. Pág. 2966-2970. 10.1109/TVLSI.2017.2718625.
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
Black-Box Calibration for ADCs With Hard Nonlinear Errors Using a Novel INL-Based Additive Code: A Pipeline ADC Case Study. IEEE Transactions on Circuits and Systems. Part 1: Regular Papers. 2017. Vol: PP. http://dx.doi.org/10.1109/TCSI.2017.2662085.
Black-Box Calibration for ADCs With Hard Nonlinear Errors Using a Novel INL-Based Additive Code: A Pipeline ADC Case Study. IEEE Transactions on Circuits and Systems. Part 1: Regular Papers. 2017. Vol: PP. http://dx.doi.org/10.1109/TCSI.2017.2662085.
Nuñez-Martínez, Juan;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
Design methodology for low-jitter differential clock recovery circuits in high performance ADCs. Analog Integrated Circuits and Signal Processing. 2016. Vol: 89. Núm: 3. Pág. 593-609. 10.1007/s10470-016-0870-6.
Design methodology for low-jitter differential clock recovery circuits in high performance ADCs. Analog Integrated Circuits and Signal Processing. 2016. Vol: 89. Núm: 3. Pág. 593-609. 10.1007/s10470-016-0870-6.
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
Background Digital Calibration of Comparator Offsets in Pipeline ADCs. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2015. Vol: 23. Núm: 7. Pág. 1345-1349. 10.1109/TVLSI.2014.2335233.
Background Digital Calibration of Comparator Offsets in Pipeline ADCs. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2015. Vol: 23. Núm: 7. Pág. 1345-1349. 10.1109/TVLSI.2014.2335233.
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
BLIND ADAPTIVE ESTIMATION OF INTEGRAL NONLINEAR ERRORS IN ADCS USING ARBITRARY INPUT STIMULUS. IEEE Transactions on Instrumentation and Measurement. 2011. Vol: 60. Núm: 2. Pág. 452-461. 10.1109/TIM.2010.2051062.
BLIND ADAPTIVE ESTIMATION OF INTEGRAL NONLINEAR ERRORS IN ADCS USING ARBITRARY INPUT STIMULUS. IEEE Transactions on Instrumentation and Measurement. 2011. Vol: 60. Núm: 2. Pág. 452-461. 10.1109/TIM.2010.2051062.
Leger-, Gildas;Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
ON CHOPPER EFFECTS IN DISCRETE-TIME SD MODULATORS. IEEE Transactions on Circuits and Systems. Part 1: Regular Papers. 2010. Vol: 57. Núm: 9. Pág. 2438-2449. 10.1109/TCSI.2010.2043996.
ON CHOPPER EFFECTS IN DISCRETE-TIME SD MODULATORS. IEEE Transactions on Circuits and Systems. Part 1: Regular Papers. 2010. Vol: 57. Núm: 9. Pág. 2438-2449. 10.1109/TCSI.2010.2043996.
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
NEW SWAPPING TECHNIQUE FOR BACKGROUND CALIBRATION OF CAPACITOR MISMATCH AND AMPLIFIER FINITE DC-GAIN IN PIPELINE ADCS. Analog Integrated Circuits and Signal Processing. 2008. Vol: 57. Núm: 1-2. Pág. 57-68.
NEW SWAPPING TECHNIQUE FOR BACKGROUND CALIBRATION OF CAPACITOR MISMATCH AND AMPLIFIER FINITE DC-GAIN IN PIPELINE ADCS. Analog Integrated Circuits and Signal Processing. 2008. Vol: 57. Núm: 1-2. Pág. 57-68.
Gines-Arteaga, Antonio Jose;Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion:
NOISY SIGNAL BASED BACKGROUND TECHNIQUE FOR GAIN ERROR CORRECTION IN PIPELINE ADCS. IEEE Proceedings. Computers and Digital Techniques. 2005. Vol: 152. Núm: 1. Pág. 53-63.
NOISY SIGNAL BASED BACKGROUND TECHNIQUE FOR GAIN ERROR CORRECTION IN PIPELINE ADCS. IEEE Proceedings. Computers and Digital Techniques. 2005. Vol: 152. Núm: 1. Pág. 53-63.
Patentes
Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion;Gines-Arteaga, Antonio Jose: PROCEDIMIENTO ADAPTATIVO DE CALIBRACIÓN DIGITAL CONCURRENTE DEL OFFSET EN COMPARADORES EN CONVERTIDORES ANALÓGICO-DIGITALES (ADCS). Número de patente:
Peralias-Macias, Eduardo;Gines-Arteaga, Antonio Jose;Rueda-Rueda, Adoracion: PROCEDIMIENTO ADAPTATIVO DE CALIBRACIÓN DIGITAL CONCURRENTE DEL OFFSET EN COMPARADORES EN CONVERTIDORES ANALÓGICO-DIGITALES (ADCS). Número de patente:
Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion;Gines-Arteaga, Antonio Jose: PROCEDIMIENTO ADAPTATIVO PARA LA ESTIMACIÓN DE LA INL EN CONVERTIDORES ANALÓGICO-DIGITALES (ADCS). Número de patente:
Peralias-Macias, Eduardo;Rueda-Rueda, Adoracion;Gines-Arteaga, Antonio Jose: PROCEDIMIENTO ADAPTATIVO PARA LA ESTIMACIÓN DE LA INL EN CONVERTIDORES ANALÓGICO-DIGITALES (ADCS). Número de patente:
Tesis dirigidas o codirigidas
Doldan-Lorenzo, Ricardo:
Análisis y Diseño de VCOs para aplicaciones de Radio Frecuencia en Tecnologías CMOS. Tesis Doctoral. 2014
Análisis y Diseño de VCOs para aplicaciones de Radio Frecuencia en Tecnologías CMOS. Tesis Doctoral. 2014
