Directorio
DAVID GUERRERO MARTOS
Categoría
Profesor Contratado Doctor
Departamento
Área
Tecnología Electrónica
Docencia
Investigación
Grupo de investigación
INVESTIGACIÓN Y DESARROLLO DIGITAL (ID2)
Proyectos y contratos de investigación
SÍNTESIS Y VERIFICACIÓN DE CIRCUITOS INTEGRADOS DIGITALES CMOS DE ALTO RENDIMIENTO.PHB2002-0018-PC (PHB 2002 0018 PC - Investigador/a)
MODELADO, ESTIMACION Y TECNICAS DE ANALISIS DE ALTA PRECISION A NIVEL LOGICO DEL CONSUMO DE POTENCIA E INTENSIDAD EN CIRCUITOS Y SISTEMAS DIGITALES CM (TEC2004-00840 - Investigador/a)
OPEN-RTU (FIT -330101-2004-5 - Investigador/a)
SISTEMAS EMPOTRADOS ABIERTOS DE UNIDADES TERMINALES PARA SISTEMAS DE CONTROL INDUSTRIAL (EXC/2005/TIC-1023 - Investigador/a)
DISEÑO DE SISTEMAS DIGITALES MICRO-NANOELECTRÓNICOS DE ALTAS PRESTACIONES (EXC/2005/TIC-635 - Investigador/a)
PLATAFORMA TECNOLÓGICA COMÚN PARA UTR (FIT-330100-2006-60 - Investigador/a)
PTC, PLATAFORMA TECNOLÓGICA COMÚN PARA UTR (FIT-330100-2007-131 - Investigador/a)
HIPER: TÉCNICAS DE ALTAS PRESTACIONES PARA LA VERIFICACIÓN Y DISEÑO DE CIRCUITOS DIGITALES CMOS VLSI (TEC2007-61802 - Investigador/a)
SISTEMAS EMPOTRADOS PARA INFRAESTRUCTURAS CRÍTICAS (SEPIC) (OTRI/08-FCIE13 - Investigador/a)
SEPIC, SISTEMAS EMPOTRADOS PARA INFRAESTRUCTURAS CRÍTICAS (TSI-020100-2008-258 - Investigador/a)
SETIP: SISTEMA DE IMPRESIÓN DE TICKETS DE PESADAS (08TIC266 - Investigador/a)
HARDNTP: DESARROLLO DE UN SERVIDOR HARDWARE NTP (08TIC264 - Investigador/a)
AYUDA "HAVOC (HARDWARE VORBIS CODEC): DESARROLLO E IMPL. HARDWARE DE SIST. DE CODIF./DESC. DE AUDIO DIGITAL EN TIEMPO REAL BASADA EN EL FORMATO ABIERT (OTRI/08-FCIE41 - Investigador/a)
MEJORA DE LA ENSEÑANZA BASADA EN AUTOEVALUACIÓN DOCENTE (VV - Investigador/a)
CODIAC: SISTEMA DE CONTROL DISTRIBUIDO PARA DISPOSITIVOS DE ACCESO A INSTALACIONES (TRANSFER2009 - Investigador/a)
HARDTIME: DISEÑO DE HARDWARE DE CLIENTES Y SERVIDORES DE HORA PARA APLICACIONES DE SINCRONISMO DE ALTA PRECISIÓN (OTRI/08-FCIE45 - Investigador/a)
VERIFICACION Y DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES CMOS VLSI DE BAJO RUIDO DE CONMUTACION PARA APLICACIONES DE SEÑAL MIXTA (TIC2001-2283 - Investigador/a)
SINCRONIZADOR EN FRECUENCIA PARA SISTEMAS OFDM DE BANDA ANCHA EN APLICACIONES NETWORKING SOBRE REDES RESIDENCIALES EN ENERGÍA ELÉCTRICA (SINCROFDM) (SAINCO1-2003 - Investigador/a)
RED GENERAL DE POSICIONAMIENTO - RGP (P022-06/E16 - Investigador/a)
RED GENERAL DE POSICIONAMIENTO (RGP) (P022-06/E16 - Investigador/a)
BootTimeIoT: Sistemas de inicio avanzados y sincronización temporal de alta precisión para IoT (TIN2017-89951-P - Investigador/a)
Sistemas de Inicio Avanzados y Sincronización Temporal de Alta Precisión para Iot (TIN2017-89951-P - Investigador/a)
BootTimeIoT: Sistemas de inicio avanzados y sincronización temporal de alta precisión para IoT (TIN2017-89951-P - Investigador/a)
I.7A2 Ayudas para transferencia de conocimiento - PCT (mod. A2) PCT: CIRCUITO ELECTRÓNICO DIGITAL PARA EL CÁLCULO DE SENOS Y COSENOS DE MÚLTIPLOS DE U (I.7A2 - Investigador/a)
Red IntelIgeNte de fácil desplieGue para la vida independiente de nuestros mayores (RIING) (IPT-2012-0645-300000 - Investigador/a)
Optimización de Sistemas Empotrados de Altas Prestaciones (TEC2011-27936 - Investigador/a)
Red IntelIgeNte de fácil desplieGue para la vida independiente de nuestros mayores (RIING) (IPT-2012-0645-300000 - Investigador/a)
HIPERSYS: Optimización de Sistemas Empotrados de Altas Prestaciones (TEC2011-27936 - Investigador/a)
Libros publicados
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Baena-Oliva, Maria Carmen;Guerrero-Martos, David;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino:
LOGIC-TIMING SIMULATION AND THE DEGRADATION DELAY MODEL. IMPERIAL COLLEGE PRESS. 2005. 1-86094-589-9
LOGIC-TIMING SIMULATION AND THE DEGRADATION DELAY MODEL. IMPERIAL COLLEGE PRESS. 2005. 1-86094-589-9
Capítulos en Libros
Ostua-Aranguena, Enrique;Muñoz-Rivera, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Millan-Calderon, Alejandro:
Open Development Platform for Embedded Systems. Pág. 311-324. Intech. Intech. 2012.
Open Development Platform for Embedded Systems. Pág. 311-324. Intech. Intech. 2012.
Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David:
DELAY MODELS: EVOLUTION AND TRENDS. Pág. 23-27. IMPERIAL COLLEGE PRESS. IMPERIAL COLLEGE PRESS. 2005.
DELAY MODELS: EVOLUTION AND TRENDS. Pág. 23-27. IMPERIAL COLLEGE PRESS. IMPERIAL COLLEGE PRESS. 2005.
Barbancho-Concejero, Julio;Guerrero-Martos, David;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
FORMACIÓN DE PROFESORES NOVELES EN TECNOLOGÍA ELECTRÓNICA: UNA PRIMERA APROXIMACIÓN. Pág. 75-84. En: 1. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. 2005.
FORMACIÓN DE PROFESORES NOVELES EN TECNOLOGÍA ELECTRÓNICA: UNA PRIMERA APROXIMACIÓN. Pág. 75-84. En: 1. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. 2005.
Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David:
DEGRADATION AND INERTIAL EFFECTS. Pág. 47-47. IMPERIAL COLLEGE PRESS. IMPERIAL COLLEGE PRESS. 2005.
DEGRADATION AND INERTIAL EFFECTS. Pág. 47-47. IMPERIAL COLLEGE PRESS. IMPERIAL COLLEGE PRESS. 2005.
Asistencia a congresos
Millan-Calderon, Alejandro;Viejo-Cortés, Julián;Quirós-Carmona, Juan;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
Building a basic membrane computer. Comunicación en congreso. 14TH BRAINSTORMING WEEK ON MEMBRANE COMPUTING. . 2016
Building a basic membrane computer. Comunicación en congreso. 14TH BRAINSTORMING WEEK ON MEMBRANE COMPUTING. . 2016
Villar-De Ossorno, José Ignacio;Juan, Jorge;Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián:
evercodeML: a formal language for SoC integration. Comunicación en congreso. The 2015 Electronic System Level Synthesis Conference. San Francisco, CA, USA. 2015
evercodeML: a formal language for SoC integration. Comunicación en congreso. The 2015 Electronic System Level Synthesis Conference. San Francisco, CA, USA. 2015
Ruiz De Clavijo-Vazquez, Paulino;J. Juan;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique;Guerrero-Martos, David:
Metodología PBL en modo colaborativo aplicada al diseño de un SoC. Comunicación en congreso. XII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Sevilla, España. 2014
Metodología PBL en modo colaborativo aplicada al diseño de un SoC. Comunicación en congreso. XII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Sevilla, España. 2014
Ruiz-Páez, Jonathan;Villar-De Ossorno, José Ignacio;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Viejo-Cortés, Julián;Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge:
Diseño e implementación de un controlador domótico reconfigurable basado en hardware y software libre. Ponencia en Congreso. XII Jornadas de Computación Reconfigurable y Aplicaciones. . 2012
Diseño e implementación de un controlador domótico reconfigurable basado en hardware y software libre. Ponencia en Congreso. XII Jornadas de Computación Reconfigurable y Aplicaciones. . 2012
Juan-Chico, Jorge;Ostua-Aranguena, Enrique;Guerrero-Martos, David:
Methodology Updating Experience in Basic Digital Electronics Teaching. Comunicación en congreso. 2012 Technologies Applied to Electronics Teaching. Vigo, España. 2012
Methodology Updating Experience in Basic Digital Electronics Teaching. Comunicación en congreso. 2012 Technologies Applied to Electronics Teaching. Vigo, España. 2012
Ruiz-Páez, Jonathan;Guerrero-Martos, David;Gómez-González, Isabel María;Viejo-Cortés, Julián:
Implementación de un procesador académico simple así como de un entorno de programación y depuración para el mismo. Ponencia en Congreso. Congreso de Tecnologías Aplicadas en la enseñanza de la electrónica. Vigo. 2012
Implementación de un procesador académico simple así como de un entorno de programación y depuración para el mismo. Ponencia en Congreso. Congreso de Tecnologías Aplicadas en la enseñanza de la electrónica. Vigo. 2012
Ruiz-paez, Jonathan;Guerrero-Martos, David;Gómez-González, Isabel María;Viejo-Cortés, Julián:
Implementation of a hardware and software framework for a simple academic processor. Comunicación en congreso. 2012 Technologies Applied to Electronics Teaching. Vigo, España. 2012
Implementation of a hardware and software framework for a simple academic processor. Comunicación en congreso. 2012 Technologies Applied to Electronics Teaching. Vigo, España. 2012
Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Guerrero-Martos, David;Decaluwe, Jan:
Python as a Hardware Description Language: A Case Study . Ponencia en Congreso. 7th Southern Conference on Programmable Logic (SPL). . 2011
Python as a Hardware Description Language: A Case Study . Ponencia en Congreso. 7th Southern Conference on Programmable Logic (SPL). . 2011
Quirós-Carmona, Juan;Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Muñoz-Rivera, Alejandro;Villar-De Ossorno, José Ignacio;Guerrero-Martos, David:
IMPLEMENTATION OF A CONFIGURATION SERVER FOR A HARDWARE SNTP SYNCHRONIZATION PLATFORM BASED ON FPGA. Comunicación en congreso. 7TH SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (SPL) () (.2011.CÓRDOBA, ARGENTINA). CÓRDOBA, ARGENTINA. 2011
IMPLEMENTATION OF A CONFIGURATION SERVER FOR A HARDWARE SNTP SYNCHRONIZATION PLATFORM BASED ON FPGA. Comunicación en congreso. 7TH SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (SPL) () (.2011.CÓRDOBA, ARGENTINA). CÓRDOBA, ARGENTINA. 2011
Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DSP PERIPHERAL ON FPGA FOR ELECTRICAL NETWORKS MEASUREMENTS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (24) (24.2009.Zaragoza). Zaragoza. 2009
DSP PERIPHERAL ON FPGA FOR ELECTRICAL NETWORKS MEASUREMENTS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (24) (24.2009.Zaragoza). Zaragoza. 2009
Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Muñoz-Rivera, Alejandro:
USANDO PYTHON COMO HDL: ESTUDIO COMPARATIVO DE RESULTADOS BASADO EN EL DESARROLLO DE UN PERIFÉRICO REAL. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
USANDO PYTHON COMO HDL: ESTUDIO COMPARATIVO DE RESULTADOS BASADO EN EL DESARROLLO DE UN PERIFÉRICO REAL. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
DELAY AND POWER CONSUMPTION OF STATIC BULK-CMOS GATES USING INDEPENDENT BODIES. Comunicación en congreso. DTIS (4) (4.2009.CAIRO, EGIPTO). CAIRO, EGIPTO. 2009
DELAY AND POWER CONSUMPTION OF STATIC BULK-CMOS GATES USING INDEPENDENT BODIES. Comunicación en congreso. DTIS (4) (4.2009.CAIRO, EGIPTO). CAIRO, EGIPTO. 2009
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
PERFORMANCE ANALYSIS OF BULK-CMOS GATES USING SEPARATED WELLS. Comunicación en congreso. WORKSHOP IBERCHIP (15) (15.2009.BUENOS AIRES, ARGENTINA). BUENOS AIRES, ARGENTINA. 2009
PERFORMANCE ANALYSIS OF BULK-CMOS GATES USING SEPARATED WELLS. Comunicación en congreso. WORKSHOP IBERCHIP (15) (15.2009.BUENOS AIRES, ARGENTINA). BUENOS AIRES, ARGENTINA. 2009
Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Muñoz-Rivera, Alejandro;Guerrero-Martos, David:
APLICACIÓN DE PICOBLAZE COMO EMULADOR/RECEPTOR DE UN GPS EN EL DISEÑO HARDWARE DE UN CLIENTE/SERVIDOR SNTP. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
APLICACIÓN DE PICOBLAZE COMO EMULADOR/RECEPTOR DE UN GPS EN EL DISEÑO HARDWARE DE UN CLIENTE/SERVIDOR SNTP. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge:
CMOS DIGITAL DESIGN TECHNIQUES FOR LOW POWER AND HIGH SPEED. Poster en Congreso. DATE CONFERENCE () (.2008.MUNICH, ALEMANIA). MUNICH, ALEMANIA. 2008
CMOS DIGITAL DESIGN TECHNIQUES FOR LOW POWER AND HIGH SPEED. Poster en Congreso. DATE CONFERENCE () (.2008.MUNICH, ALEMANIA). MUNICH, ALEMANIA. 2008
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Guerrero-Martos, David;Muñoz-Rivera, Alejandro:
LA PRIMERA EXPERIENCIA EN EL DISEÑO DE SISTEMAS DIGITALES SOBRE FPGAS. Comunicación en congreso. TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE) (8) (8.2008.ZARAGOZA). . 2008
LA PRIMERA EXPERIENCIA EN EL DISEÑO DE SISTEMAS DIGITALES SOBRE FPGAS. Comunicación en congreso. TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE) (8) (8.2008.ZARAGOZA). . 2008
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Guerrero-Martos, David;Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián:
INTERNAL POWER DISSIPATION OF STATIC CMOS GATES IN UDSM TECHNOLOGIES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
INTERNAL POWER DISSIPATION OF STATIC CMOS GATES IN UDSM TECHNOLOGIES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
Viejo-Cortés, Julián;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Muñoz-Rivera, Alejandro;Guerrero-Martos, David:
DESIGN AND IMPLEMENTATION OF A SNTP CLIENT ON FPGA. Comunicación en congreso. INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS () (.2008.CAMBRIDGE, REINO UNIDO). CAMBRIDGE, REINO UNIDO. 2008
DESIGN AND IMPLEMENTATION OF A SNTP CLIENT ON FPGA. Comunicación en congreso. INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS () (.2008.CAMBRIDGE, REINO UNIDO). CAMBRIDGE, REINO UNIDO. 2008
Villar-De Ossorno, José Ignacio;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique;Guerrero-Martos, David;Juan-Chico, Jorge;Muñoz-Rivera, Alejandro:
METODOLOGÍA DE DISEÑO DE SOC BASADA EN OPENRISC SOBRE FPGA CON CORES Y HERRAMIENTAS LIBRES. Poster en Congreso. VIII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (8) (8.2008.MADRID). . 2008
METODOLOGÍA DE DISEÑO DE SOC BASADA EN OPENRISC SOBRE FPGA CON CORES Y HERRAMIENTAS LIBRES. Poster en Congreso. VIII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (8) (8.2008.MADRID). . 2008
Muñoz-Rivera, Alejandro;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Guerrero-Martos, David:
BUILDING A SOC FOR INDUSTRIAL APPLICATIONS BASED ON LEON MICROPROCESSOR AND A GNU/LINUX DISTRIBUTION. Ponencia en Congreso. INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS () (.2008.CAMBRIDGE, REINO UNIDO). CAMBRIDGE, REINO UNIDO. 2008
BUILDING A SOC FOR INDUSTRIAL APPLICATIONS BASED ON LEON MICROPROCESSOR AND A GNU/LINUX DISTRIBUTION. Ponencia en Congreso. INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS () (.2008.CAMBRIDGE, REINO UNIDO). CAMBRIDGE, REINO UNIDO. 2008
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
DELAY AND POWER CONSUMPTION OF STATIC BULK-CMOS GATES USING INDEPENDENT BODIES. Comunicación en congreso. FAIBLE TENSION FAIBLE CONSOMMATION (7) (7.2008.LOUVAIN-LA-NEUVE, BÉLGICA). LOUVAIN-LA-NEUVE, BÉLGICA. 2008
DELAY AND POWER CONSUMPTION OF STATIC BULK-CMOS GATES USING INDEPENDENT BODIES. Comunicación en congreso. FAIBLE TENSION FAIBLE CONSOMMATION (7) (7.2008.LOUVAIN-LA-NEUVE, BÉLGICA). LOUVAIN-LA-NEUVE, BÉLGICA. 2008
Villar-De Ossorno, José Ignacio;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique;Guerrero-Martos, David;Juan-Chico, Jorge;Muñoz-Rivera, Alejandro:
METODOLOGÍA DE DISEÑO SOC CON OPENRISC SOBRE FPGA. Comunicación en congreso. INTERNATIONAL CONFERENCE ON TELECOMMUNICATIONS, ELECTRONICS AND CONTROL (TELEC) (5) (5.2008.SANTIAGO DE CUBA (CUBA)). SANTIAGO DE CUBA (CUBA). 2008
METODOLOGÍA DE DISEÑO SOC CON OPENRISC SOBRE FPGA. Comunicación en congreso. INTERNATIONAL CONFERENCE ON TELECOMMUNICATIONS, ELECTRONICS AND CONTROL (TELEC) (5) (5.2008.SANTIAGO DE CUBA (CUBA)). SANTIAGO DE CUBA (CUBA). 2008
Muñoz-Rivera, Alejandro;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Guerrero-Martos, David:
DESARROLLO DE UNA INTERFAZ RS-232 PARA EL MANEJO DE UN COCHE DE RADIOCONTROL DESDE EL PC. Demostración en Congreso. TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE) (8) (8.2008.ZARAGOZA). . 2008
DESARROLLO DE UNA INTERFAZ RS-232 PARA EL MANEJO DE UN COCHE DE RADIOCONTROL DESDE EL PC. Demostración en Congreso. TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE) (8) (8.2008.ZARAGOZA). . 2008
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Muñoz-Rivera, Alejandro:
USING INDEPENDENT BODIES IN BULK-CMOS GATES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
USING INDEPENDENT BODIES IN BULK-CMOS GATES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
Muñoz-Rivera, Alejandro;Ostua-Aranguena, Enrique;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Guerrero-Martos, David:
UN EJEMPLO DE IMPLANTACIÓN DE UNA DISTRIBUCIÓN LINUX EN UN SOC BASADO EN HARDWARE LIBRE. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
UN EJEMPLO DE IMPLANTACIÓN DE UNA DISTRIBUCIÓN LINUX EN UN SOC BASADO EN HARDWARE LIBRE. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Muñoz-Rivera, Alejandro:
DESIGN OF A FFT/IFFT MODULE AS AN IP CORE SUITABLE FOR EMBEDDED SYSTEMS. Poster en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEMS (2) (2.2007.COSTA DA CAPARICA, LISBON, PORTUGAL). COSTA DA CAPARICA, LISBON, PORTUGAL. 2007
DESIGN OF A FFT/IFFT MODULE AS AN IP CORE SUITABLE FOR EMBEDDED SYSTEMS. Poster en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEMS (2) (2.2007.COSTA DA CAPARICA, LISBON, PORTUGAL). COSTA DA CAPARICA, LISBON, PORTUGAL. 2007
Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Muñoz-Rivera, Alejandro:
EVALUACIÓN DE METODOLOGÍAS PARA LA IMPLEMENTACIÓN DE UN MÓDULO FFT/IFFT SOBRE FPGA MEDIANTE HERRAMIENTAS A NIVEL DE SISTEMAS. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
EVALUACIÓN DE METODOLOGÍAS PARA LA IMPLEMENTACIÓN DE UN MÓDULO FFT/IFFT SOBRE FPGA MEDIANTE HERRAMIENTAS A NIVEL DE SISTEMAS. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
SÍNTESIS LÓGICA AUTOMATIZADA PARA ESQUEMAS DE TEMPORIZACIÓN DE LATCHES ALTERNANTES. Comunicación en congreso. WORKSHOP IBERCHIP (13) (13.2007.LIMA, PERÚ). LIMA, PERÚ. 2007
SÍNTESIS LÓGICA AUTOMATIZADA PARA ESQUEMAS DE TEMPORIZACIÓN DE LATCHES ALTERNANTES. Comunicación en congreso. WORKSHOP IBERCHIP (13) (13.2007.LIMA, PERÚ). LIMA, PERÚ. 2007
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
AUTOMATIC LOGIC SYNTHESIS FOR PARALLEL ALTERNATING LATCHES CLOCKING SCHEMES. Poster en Congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
AUTOMATIC LOGIC SYNTHESIS FOR PARALLEL ALTERNATING LATCHES CLOCKING SCHEMES. Poster en Congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
THE EFFECT OF USING SEPARATED BODIES OVER STATIC POWER CONSUMPTION IN STATIC BULK-CMOS GATEST. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS) (12) (12.2007.SEVILLA). . 2007
THE EFFECT OF USING SEPARATED BODIES OVER STATIC POWER CONSUMPTION IN STATIC BULK-CMOS GATEST. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS) (12) (12.2007.SEVILLA). . 2007
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO E IMPLEMENTACIÓN ÓPTIMA DE PERIFÉRICOS DE DSP CON SYSTEM GENERATOR PARA MICROBLAZE. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
DISEÑO E IMPLEMENTACIÓN ÓPTIMA DE PERIFÉRICOS DE DSP CON SYSTEM GENERATOR PARA MICROBLAZE. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
EFFICIENT DESIGN AND IMPLEMENTATION ON FPGA OF A MICROBLAZE PERIPHERAL FOR PROCESSING DIRECT ELECTRICAL NETWORKS MEASUREMENTS. Ponencia en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEM (1) (1.2006.ANTIBES JUAN-LES-PINS, FRANCE). ANTIBES JUAN-LES-PINS, FRANCE. 2006
EFFICIENT DESIGN AND IMPLEMENTATION ON FPGA OF A MICROBLAZE PERIPHERAL FOR PROCESSING DIRECT ELECTRICAL NETWORKS MEASUREMENTS. Ponencia en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEM (1) (1.2006.ANTIBES JUAN-LES-PINS, FRANCE). ANTIBES JUAN-LES-PINS, FRANCE. 2006
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO E IMPLEMENTACIÓN DE SOPC BASADOS EN EL MICROPROCESADOR PICOBLAZE. Demostración en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
DISEÑO E IMPLEMENTACIÓN DE SOPC BASADOS EN EL MICROPROCESADOR PICOBLAZE. Demostración en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
Álvarez-Pozo,Avelino;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
DESARROLLO EN VHDL DE UN FILTRO DIGITAL GENÉRICO BASADO EN ESTRUCTURAS CANÓNICAS. Poster en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
DESARROLLO EN VHDL DE UN FILTRO DIGITAL GENÉRICO BASADO EN ESTRUCTURAS CANÓNICAS. Poster en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino:
A SOC DESIGN METHODOLOGY FOR LEON2 ON FPGA. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
A SOC DESIGN METHODOLOGY FOR LEON2 ON FPGA. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. MICROTECHNOLOGIES FOR THE NEW MILLENNIUM 2005: PHOTONICS MATERIALS, DEVICES AND APPLICATIONS. Sevilla (España).. 2005
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. MICROTECHNOLOGIES FOR THE NEW MILLENNIUM 2005: PHOTONICS MATERIALS, DEVICES AND APPLICATIONS. Sevilla (España).. 2005
Ostua-Aranguena, Enrique;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
ENTORNO DE DESARROLLO PARA SOC'S BASADOS EN EL MICROPROCESADOR LEON2. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
ENTORNO DE DESARROLLO PARA SOC'S BASADOS EN EL MICROPROCESADOR LEON2. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
EFFICIENT DESIGN OF A FFT/IFFT-64 MODULE ON ASIC. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
EFFICIENT DESIGN OF A FFT/IFFT-64 MODULE ON ASIC. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO, IMPLEMENTACION Y APLICACION A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
DISEÑO, IMPLEMENTACION Y APLICACION A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
EFFICIENT DESIGN OF A FFT/IFFT-64 MODULE ON ASIC. Poster en Congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
EFFICIENT DESIGN OF A FFT/IFFT-64 MODULE ON ASIC. Poster en Congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ANALYSIS OF INTERNAL POWER CONSUMPTION IN SCMOS GATES IN SUBMICRONIC/NANOMETRIC TECHNOLOGIES. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS DCIS 2005 (20.2005.LISBOA). LISBOA. 2005
ANALYSIS OF INTERNAL POWER CONSUMPTION IN SCMOS GATES IN SUBMICRONIC/NANOMETRIC TECHNOLOGIES. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS DCIS 2005 (20.2005.LISBOA). LISBOA. 2005
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO, IMPLEMENTACIÓN Y APLICACIÓN A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
DISEÑO, IMPLEMENTACIÓN Y APLICACIÓN A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
FOUR PHASE ALTERNATING LATCHES CLOCKING SCHEME FOR CMOS SEQUENTIAL CIRCUITS. Comunicación en congreso. XIX DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE . BURDEOS, FRANCIA. 2004
FOUR PHASE ALTERNATING LATCHES CLOCKING SCHEME FOR CMOS SEQUENTIAL CIRCUITS. Comunicación en congreso. XIX DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE . BURDEOS, FRANCIA. 2004
Jurado-,P.;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
ADKI: UN SISTEMA WEB DE ADQUISICIÓN DE DATOS BAJO LINUX. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
ADKI: UN SISTEMA WEB DE ADQUISICIÓN DE DATOS BAJO LINUX. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
Franco-,E.;Montero-,F.;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Millan-Calderon, Alejandro;Guerrero-Martos, David;Juan-Chico, Jorge:
DISEÑO DEL MICROCONTROLADOR 8051 CON MÓDULO ENSAMBLADOR-GENERADOR DE ROM EN LEGUAJE VHDL. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
DISEÑO DEL MICROCONTROLADOR 8051 CON MÓDULO ENSAMBLADOR-GENERADOR DE ROM EN LEGUAJE VHDL. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
Franco-,E.;Montero-,F.;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Millan-Calderon, Alejandro;Guerrero-Martos, David;Juan-Chico, Jorge:
MICROCONTROLADOR 8051: COMPILADOR DE ROM Y DISEÑO DEL MICRO EN VHDL. Comunicación en congreso. TELEC 04 INTERNATIONAL CONFERENCE () (.2004.SANTIAGO DE CUBA, CUBA). SANTIAGO DE CUBA, CUBA. 2004
MICROCONTROLADOR 8051: COMPILADOR DE ROM Y DISEÑO DEL MICRO EN VHDL. Comunicación en congreso. TELEC 04 INTERNATIONAL CONFERENCE () (.2004.SANTIAGO DE CUBA, CUBA). SANTIAGO DE CUBA, CUBA. 2004
Núñez-,J. L.;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge:
SEGURIDAD EN INTERNET: WEB SPOOFING. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
SEGURIDAD EN INTERNET: WEB SPOOFING. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
Jurado-,P.;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
UN SISTEMA WEB PARA LA ADQUISICIÓN DE DATOS Y CONTROL BASADO EN GNU/LINUX. Comunicación en congreso. TELEC 04 INTERNATIONAL CONFERENCE () (.2004.SANTIAGO DE CUBA, CUBA). SANTIAGO DE CUBA, CUBA. 2004
UN SISTEMA WEB PARA LA ADQUISICIÓN DE DATOS Y CONTROL BASADO EN GNU/LINUX. Comunicación en congreso. TELEC 04 INTERNATIONAL CONFERENCE () (.2004.SANTIAGO DE CUBA, CUBA). SANTIAGO DE CUBA, CUBA. 2004
Guerrero-Martos, David;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Villar-De Ossorno, José Ignacio:
ANÁLISIS DEL COMPORTAMIENTO DE LA VIDEOCONSOLA ATARI 2600 COMO SISTEMA DIGITAL REAL BASADO EN MICROPROCESADOR EN EL LABORATORIO DE ELECTRÓNICA. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
ANÁLISIS DEL COMPORTAMIENTO DE LA VIDEOCONSOLA ATARI 2600 COMO SISTEMA DIGITAL REAL BASADO EN MICROPROCESADOR EN EL LABORATORIO DE ELECTRÓNICA. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
SIGNAL SAMPLING BASED TRANSITION MODELING FOR DIGITAL GATES CHARACTERIZATION. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATIONS (PATMOS) (14) (14.2004.ISLA DE SANTORINI, GRECIA). ISLA DE SANTORINI, GRECIA. 2004
SIGNAL SAMPLING BASED TRANSITION MODELING FOR DIGITAL GATES CHARACTERIZATION. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATIONS (PATMOS) (14) (14.2004.ISLA DE SANTORINI, GRECIA). ISLA DE SANTORINI, GRECIA. 2004
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino:
ESTIMATION OF FLOATING CUBE DELAY USING TRANSISTOR PATH COMPUTATIONAL DELAY MODELS FOR CMOS CIRCUITS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
ESTIMATION OF FLOATING CUBE DELAY USING TRANSISTOR PATH COMPUTATIONAL DELAY MODELS FOR CMOS CIRCUITS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Barriga-Barros, Angel;Millan-Calderon, Alejandro;Guerrero-Martos, David;Juan-Chico, Jorge:
DISEÑO E IMPLEMENTACIÓN SOBRE FPGA DE UN MICROPROCESADOR EMPOTRABLE EN SOC DE CONTROL. Comunicación en congreso. JORNADAS DE COMPUTACION RECONFIGURABLE Y APLICACIONES (3.2003.MADRID). . 2003
DISEÑO E IMPLEMENTACIÓN SOBRE FPGA DE UN MICROPROCESADOR EMPOTRABLE EN SOC DE CONTROL. Comunicación en congreso. JORNADAS DE COMPUTACION RECONFIGURABLE Y APLICACIONES (3.2003.MADRID). . 2003
Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Barriga-Barros, Angel;Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Guerrero-Martos, David:
DISEÑO E IMPLEMENTACIÓN SOBRE FPGA DE UN MICROPROCESADOR EMPOTRABLE EN SOC DE CONTROL. Comunicación en congreso. SEMINARIO ANUAL DE AUTOMATICA, ELECTRONICA INDUSTRIAL E INSTRUMENTACION 2003 (.2003.VIGO, ESPAÑA). VIGO, ESPAÑA. 2003
DISEÑO E IMPLEMENTACIÓN SOBRE FPGA DE UN MICROPROCESADOR EMPOTRABLE EN SOC DE CONTROL. Comunicación en congreso. SEMINARIO ANUAL DE AUTOMATICA, ELECTRONICA INDUSTRIAL E INSTRUMENTACION 2003 (.2003.VIGO, ESPAÑA). VIGO, ESPAÑA. 2003
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Guerrero-Martos, David;Ruiz De Clavijo-Vazquez, Paulino;Ostua-,E.:
INTERNODE: INTERNAL NODE LOGIC COMPUTATIONAL MODEL. Comunicación en congreso. ANNUAL SIMULATION SYMPOSIUM (.2003.ORLANDO, ESTADOS UNIDOS). ORLANDO, ESTADOS UNIDOS. 2003
INTERNODE: INTERNAL NODE LOGIC COMPUTATIONAL MODEL. Comunicación en congreso. ANNUAL SIMULATION SYMPOSIUM (.2003.ORLANDO, ESTADOS UNIDOS). ORLANDO, ESTADOS UNIDOS. 2003
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Ostua-,E.:
USING SAMPLED INPUT SIGNALS FOR SCMOS GATES CHARACTERIZATION. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
USING SAMPLED INPUT SIGNALS FOR SCMOS GATES CHARACTERIZATION. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-,E.:
DISEÑO EFICIENTE DE UN MÓDULO FFT/IFFT-64 SOBRE FPGA. Comunicación en congreso. JORNADAS DE COMPUTACION RECONFIGURABLE Y APLICACIONES (3.2003.MADRID). . 2003
DISEÑO EFICIENTE DE UN MÓDULO FFT/IFFT-64 SOBRE FPGA. Comunicación en congreso. JORNADAS DE COMPUTACION RECONFIGURABLE Y APLICACIONES (3.2003.MADRID). . 2003
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Fernandes-,J. R.;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David:
DELAY DEGRADATION EFFECT IN CURRENT BALANCED LOGIC CELLS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
DELAY DEGRADATION EFFECT IN CURRENT BALANCED LOGIC CELLS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
INTEGRATION OF A CHARACTERIZATION METHOD FOR NORMAL PROPAGATION DELAY INTO AUTODDM. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
INTEGRATION OF A CHARACTERIZATION METHOD FOR NORMAL PROPAGATION DELAY INTO AUTODDM. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David:
EFFICIENT AND FAST CURRENT CURVE ESTIMATION OF CMOS DIGITAL CIRCUITS AT THE LOGIC LEVEL. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
EFFICIENT AND FAST CURRENT CURVE ESTIMATION OF CMOS DIGITAL CIRCUITS AT THE LOGIC LEVEL. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Millan-Calderon, Alejandro:
TWO PHASE ALTERNATING LATCHES CLOCKING SCHEME FOR CMOS SEQUENTIAL CIRCUITS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
TWO PHASE ALTERNATING LATCHES CLOCKING SCHEME FOR CMOS SEQUENTIAL CIRCUITS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
Juan-Chico, Jorge;Ostua-Aranguena, Enrique;Guerrero-Martos, David:
Experiencia de renovación metodológica en la enseñanza de la electrónica digital básica. Comunicación en congreso. . .
Experiencia de renovación metodológica en la enseñanza de la electrónica digital básica. Comunicación en congreso. . .
León-De Mora, Carlos;Guerrero-Martos, David:
MODERADOR DE UNA SESIÓN EN EL CONGRESO TAEE-96. Conferencia Congreso no publicada. . .
MODERADOR DE UNA SESIÓN EN EL CONGRESO TAEE-96. Conferencia Congreso no publicada. . .
Artículos publicados
Cano, Germán;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Viejo-Cortés, Julián;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
Embedded LUKS (E-LUKS): a hardware solution to IoT security. Electronics. 2021. Vol: 10. Núm: 23. 10.3390/electronics10233036.
Embedded LUKS (E-LUKS): a hardware solution to IoT security. Electronics. 2021. Vol: 10. Núm: 23. 10.3390/electronics10233036.
Cano, Germán;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Viejo-Cortés, Julián;Juan-Chico, Jorge:
An Integrated Digital System Design Framework with On-Chip Functional Verification and Performance Evaluation. IEEE Access. 2021. Vol: 9. Núm: . Pág. 161383-161394. 10.1109/ACCESS.2021.3132188.
An Integrated Digital System Design Framework with On-Chip Functional Verification and Performance Evaluation. IEEE Access. 2021. Vol: 9. Núm: . Pág. 161383-161394. 10.1109/ACCESS.2021.3132188.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
Using the complement of the cosine to compute trigonometric functions. Eurasip Journal on Advances in Signal Processing. 2020. https://doi.org/10.1186/s13634-020-00692-5.
Using the complement of the cosine to compute trigonometric functions. Eurasip Journal on Advances in Signal Processing. 2020. https://doi.org/10.1186/s13634-020-00692-5.
Guerrero-Martos, David;Cano, Germán;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
Address-encoded byte order. Microprocessors and Microsystems. 2020. Vol: 78. https://doi.org/10.1016/j.micpro.2020.103268.
Address-encoded byte order. Microprocessors and Microsystems. 2020. Vol: 78. https://doi.org/10.1016/j.micpro.2020.103268.
Viejo-Cortés, Julián;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Cano, Germán:
High-Performance Time Server Core for FPGA System-on-Chip. Electronics. 2019. Vol: 8. Núm: 5. 10.3390/electronics8050528.
High-Performance Time Server Core for FPGA System-on-Chip. Electronics. 2019. Vol: 8. Núm: 5. 10.3390/electronics8050528.
Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan, J.;Viejo-Cortés, Julián;Guerrero-Martos, David:
Minimalistic SDHC-SPI hardware reader module for boot loader applications. Microelectronics Journal. 2017. Vol: 67. Pág. 32-37. 10.1016/j.mejo.2017.07.007.
Minimalistic SDHC-SPI hardware reader module for boot loader applications. Microelectronics Journal. 2017. Vol: 67. Pág. 32-37. 10.1016/j.mejo.2017.07.007.
Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Guerrero-Martos, David:
NanoFS: a hardware-oriented file system. Electronics Letters. 2013. Vol: 49. Núm: 19. Pág. 1216-1218. 10.1049/EL.2013.1961.
NanoFS: a hardware-oriented file system. Electronics Letters. 2013. Vol: 49. Núm: 19. Pág. 1216-1218. 10.1049/EL.2013.1961.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
Studying the Viability of Static Complementary Metal-Oxide-Semiconductor Gates with a Large Number of Inputs When Using Separate Transistor Wells . Journal of low power electronics. 2011. Vol: 7. Núm: 3. Pág. 444-452. 10.1166/jolpe.2011.1145.
Studying the Viability of Static Complementary Metal-Oxide-Semiconductor Gates with a Large Number of Inputs When Using Separate Transistor Wells . Journal of low power electronics. 2011. Vol: 7. Núm: 3. Pág. 444-452. 10.1166/jolpe.2011.1145.
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Guerrero-Martos, David;Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián:
COMPREHENSIVE ANALYSIS ON THE INTERNAL POWER DISSIPATION OF STATIC CMOS CELLS IN ULTRA-DEEP SUB-MICRON TECHNOLOGIES. Journal of low power electronics. 2010. Vol: 6. Núm: 1. Pág. 93-102.
COMPREHENSIVE ANALYSIS ON THE INTERNAL POWER DISSIPATION OF STATIC CMOS CELLS IN ULTRA-DEEP SUB-MICRON TECHNOLOGIES. Journal of low power electronics. 2010. Vol: 6. Núm: 1. Pág. 93-102.
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián:
POWER DISSIPATION ASSOCIATED TO INTERNAL EFFECT TRANSITIONS IN STATIC CMOS GATES. Lecture Notes in Computer Science. 2009. Vol: 5349. Pág. 389-398.
POWER DISSIPATION ASSOCIATED TO INTERNAL EFFECT TRANSITIONS IN STATIC CMOS GATES. Lecture Notes in Computer Science. 2009. Vol: 5349. Pág. 389-398.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
IMPROVING THE PERFORMANCE OF STATIC CMOS GATES BY USING INDEPENDENT BODIES. Journal of low power electronics. 2007. Vol: 3. Núm: 1. Pág. 70-77.
IMPROVING THE PERFORMANCE OF STATIC CMOS GATES BY USING INDEPENDENT BODIES. Journal of low power electronics. 2007. Vol: 3. Núm: 1. Pág. 70-77.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
STATIC POWER CONSUMPTION OF CMOS GATES USING INDEPENDENT BODIES. Lecture Notes in Computer Science. 2007. Vol: 4644/2007. Pág. 404-412.
STATIC POWER CONSUMPTION OF CMOS GATES USING INDEPENDENT BODIES. Lecture Notes in Computer Science. 2007. Vol: 4644/2007. Pág. 404-412.
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ACCURATE LOGIC-LEVEL CURRENT ESTIMATION FOR DIGITAL CMOS CIRCUITS. Journal of low power electronics. 2006. Vol: 2. Núm: 1. Pág. 87-94.
ACCURATE LOGIC-LEVEL CURRENT ESTIMATION FOR DIGITAL CMOS CIRCUITS. Journal of low power electronics. 2006. Vol: 2. Núm: 1. Pág. 87-94.
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
AUTOMATED PERFORMANCE EVALUATION OF SKEW-TOLERANT CLOCKING SCHEMES. International Journal of Electronics. 2006. Vol: 93. Núm: 12. Pág. 819-842.
AUTOMATED PERFORMANCE EVALUATION OF SKEW-TOLERANT CLOCKING SCHEMES. International Journal of Electronics. 2006. Vol: 93. Núm: 12. Pág. 819-842.
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
LOGIC-LEVEL FAST CURRENT SIMULATION FOR DIGITAL CMOS CIRCUITS. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 425-435.
LOGIC-LEVEL FAST CURRENT SIMULATION FOR DIGITAL CMOS CIRCUITS. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 425-435.
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
APPLICATION OF INTERNODE MODEL TO GLOBAL POWER CONSUMPTION ESTIMATION IN SCMOS GATES. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 337-347.
APPLICATION OF INTERNODE MODEL TO GLOBAL POWER CONSUMPTION ESTIMATION IN SCMOS GATES. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 337-347.
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
SIGNAL SAMPLING BASED TRANSITION MODELING FOR DIGITAL GATES CHARACTERIZATION. Lecture Notes in Computer Science. 2004. Vol: 3254. Pág. 829-837.
SIGNAL SAMPLING BASED TRANSITION MODELING FOR DIGITAL GATES CHARACTERIZATION. Lecture Notes in Computer Science. 2004. Vol: 3254. Pág. 829-837.
Guerrero-Martos, David;Wilke-,G.;Güntzel-,J. L.;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Millan-Calderon, Alejandro:
COMPUTATIONAL DELAY MODELS TO ESTIMATE THE DELAY OF FLOATING CUBES IN CMOS CIRCUITS. Lecture Notes in Computer Science. 2003. Vol: 2799. Pág. 501-510.
COMPUTATIONAL DELAY MODELS TO ESTIMATE THE DELAY OF FLOATING CUBES IN CMOS CIRCUITS. Lecture Notes in Computer Science. 2003. Vol: 2799. Pág. 501-510.
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David:
EFFICIENT AND FAST CURRENT CURVE ESTIMATION OF CMOS DIGITAL CIRCUITS AT THE LOGIC LEVEL. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 400-408. 10.1007/3-540-45716-X_40.
EFFICIENT AND FAST CURRENT CURVE ESTIMATION OF CMOS DIGITAL CIRCUITS AT THE LOGIC LEVEL. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 400-408. 10.1007/3-540-45716-X_40.
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
CHARACTERIZATION OF NORMAL PROPAGATION DELAY FOR DELAY DEGRADATION MODEL (DDM). Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 477-486.
CHARACTERIZATION OF NORMAL PROPAGATION DELAY FOR DELAY DEGRADATION MODEL (DDM). Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 477-486.
Patentes
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique: DISPOSITIVO ELECTRÓNICO CALCULADOR DE FUNCIONES TRIGONOMÉTRICAS Y USOS DEL MISMO. Número de patente:
Guerrero-Martos, David;Muñoz-Rivera, Alejandro;Viejo-Cortés, Julián;Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Villar-De Ossorno, José Ignacio;Quirós-Carmona, Juan: Circuito electrónico digital para el cálculo de senos y cosenos de múltiplos de un ángulo. Número de patente: ES 2663168 B2
