Directorio
JORGE JUAN CHICO
Categoría
Profesor Titular de Universidad
Departamento
Área
Tecnología Electrónica
Docencia
Investigación
Grupo de investigación
INVESTIGACIÓN Y DESARROLLO DIGITAL (ID2)
Proyectos y contratos de investigación
SÍNTESIS Y VERIFICACIÓN DE CIRCUITOS INTEGRADOS DIGITALES CMOS DE ALTO RENDIMIENTO.PHB2002-0018-PC (PHB 2002 0018 PC - Investigador/a)
MODELADO, ESTIMACION Y TECNICAS DE ANALISIS DE ALTA PRECISION A NIVEL LOGICO DEL CONSUMO DE POTENCIA E INTENSIDAD EN CIRCUITOS Y SISTEMAS DIGITALES CM (TEC2004-00840 - Investigador/a)
OPEN-RTU (FIT -330101-2004-5 - Investigador/a)
SISTEMAS EMPOTRADOS ABIERTOS DE UNIDADES TERMINALES PARA SISTEMAS DE CONTROL INDUSTRIAL (EXC/2005/TIC-1023 - Investigador/a)
DISEÑO DE SISTEMAS DIGITALES MICRO-NANOELECTRÓNICOS DE ALTAS PRESTACIONES (EXC/2005/TIC-635 - Investigador/a)
PLATAFORMA TECNOLÓGICA COMÚN PARA UTR (FIT-330100-2006-60 - Investigador/a)
PTC, PLATAFORMA TECNOLÓGICA COMÚN PARA UTR (FIT-330100-2007-131 - Investigador/a)
HIPER: TÉCNICAS DE ALTAS PRESTACIONES PARA LA VERIFICACIÓN Y DISEÑO DE CIRCUITOS DIGITALES CMOS VLSI (TEC2007-61802 - Responsable)
SISTEMAS EMPOTRADOS PARA INFRAESTRUCTURAS CRÍTICAS (SEPIC) (OTRI/08-FCIE13 - Investigador/a)
SEPIC, SISTEMAS EMPOTRADOS PARA INFRAESTRUCTURAS CRÍTICAS (TSI-020100-2008-258 - Responsable)
SETIP: SISTEMA DE IMPRESIÓN DE TICKETS DE PESADAS (08TIC266 - Investigador/a)
HARDNTP: DESARROLLO DE UN SERVIDOR HARDWARE NTP (08TIC264 - Investigador/a)
MEJORA DE LA ENSEÑANZA BASADA EN AUTOEVALUACIÓN DOCENTE (VV - Investigador/a)
CODIAC: SISTEMA DE CONTROL DISTRIBUIDO PARA DISPOSITIVOS DE ACCESO A INSTALACIONES (TRANSFER2009 - Investigador/a)
HARDTIME: DISEÑO DE HARDWARE DE CLIENTES Y SERVIDORES DE HORA PARA APLICACIONES DE SINCRONISMO DE ALTA PRECISIÓN (OTRI/08-FCIE45 - Responsable)
VERIFICACION Y DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES CMOS VLSI DE BAJO RUIDO DE CONMUTACION PARA APLICACIONES DE SEÑAL MIXTA (TIC2001-2283 - Investigador/a)
MODEL: MODELADO DE LA OPERACION DINAMICA DE COMPONENTES LOGICOS CMOS EN TECNOLOGIAS SUBMICROMICAS PARA ANALISIS DE ALTAS PRESTACIONES (TIC2000-1350 - Investigador/a)
TEMPORIZACION EN CIRCUITOS INTEGRADOS DIGITALES CMOS (TXT98-1693 - Investigador/a)
SINCRONIZADOR EN FRECUENCIA PARA SISTEMAS OFDM DE BANDA ANCHA EN APLICACIONES NETWORKING SOBRE REDES RESIDENCIALES EN ENERGÍA ELÉCTRICA (SINCROFDM) (SAINCO1-2003 - Investigador/a)
MICROELECTRÓNICA: TECNOLOGÍA, DISEÑO Y TEST (OG-035/03 - Investigador/a)
MICROELECTRÓNICA: TECNOLOGÍA, DISEÑO Y TEST (68/83) (OG-084/04 - Investigador/a)
RED GENERAL DE POSICIONAMIENTO - RGP (P022-06/E16 - Investigador/a)
RED GENERAL DE POSICIONAMIENTO (RGP) (P022-06/E16 - Investigador/a)
RED GENERAL DE POSICIONAMIENTO (1C/010 - Investigador/a)
BootTimeIoT: Sistemas de inicio avanzados y sincronización temporal de alta precisión para IoT (TIN2017-89951-P - Investigador Principal Consolidado)
I.7A2 Ayudas para transferencia de conocimiento - PCT (mod. A2) PCT: CIRCUITO ELECTRÓNICO DIGITAL PARA EL CÁLCULO DE SENOS Y COSENOS DE MÚLTIPLOS DE U (I.7A2 - Investigador/a)
Red IntelIgeNte de fácil desplieGue para la vida independiente de nuestros mayores (RIING) (IPT-2012-0645-300000 - Responsable)
HIPERSYS: Optimización de Sistemas Empotrados de Altas Prestaciones (TEC2011-27936 - Responsable)
HIPERSYS: Optimización de Sistemas Empotrados de Altas Prestaciones (TEC2011-27936 - Responsable)
Libros publicados
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge:
TÉCNICAS DE OPTIMIZACIÓN PARA EL MODELADO Y LA CARACTERIZACIÓN DEL COMPORTAMIENTO DINÁMICO DE CIRCUITOS DIGITALES CMOS EN TECNOLOGÍAS UDSM. UNIVERSIDAD DE SEVILLA.. 2008. 978-84-691-7948-2
TÉCNICAS DE OPTIMIZACIÓN PARA EL MODELADO Y LA CARACTERIZACIÓN DEL COMPORTAMIENTO DINÁMICO DE CIRCUITOS DIGITALES CMOS EN TECNOLOGÍAS UDSM. UNIVERSIDAD DE SEVILLA.. 2008. 978-84-691-7948-2
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Valencia-Barrero, Manuel:
Logic-timing Simulation and the Degradation Delay Model. IMPERIAL COLLEGE LONDON. 2006. 1 86094 589 9
Logic-timing Simulation and the Degradation Delay Model. IMPERIAL COLLEGE LONDON. 2006. 1 86094 589 9
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Baena-Oliva, Maria Carmen;Guerrero-Martos, David;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino:
LOGIC-TIMING SIMULATION AND THE DEGRADATION DELAY MODEL. IMPERIAL COLLEGE PRESS. 2005. 1-86094-589-9
LOGIC-TIMING SIMULATION AND THE DEGRADATION DELAY MODEL. IMPERIAL COLLEGE PRESS. 2005. 1-86094-589-9
Juan-Chico, Jorge;Macci-,Enrico:
INTEGRATED CIRCUIT AND SYSTEM DESIGN. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION. SPRINGER-VERLAG. 2003. 3-540-20074-6
INTEGRATED CIRCUIT AND SYSTEM DESIGN. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION. SPRINGER-VERLAG. 2003. 3-540-20074-6
Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Valencia-Barrero, Manuel:
TEMPORIZACIÓN EN CIRCUITOS INTEGRADOS DIGITALES CMOS. MARCOMBO. BOIXAREU EDITORES. 2000. 84-267-1246-0
TEMPORIZACIÓN EN CIRCUITOS INTEGRADOS DIGITALES CMOS. MARCOMBO. BOIXAREU EDITORES. 2000. 84-267-1246-0
Capítulos en Libros
Baena-Oliva, Maria Carmen;Bellido-Diaz, Manuel Jesus;Ropero, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Sánchez-Antón, Gemma;Valencia-Barrero, Manuel;Gómez-González, Isabel María;Sivianes-Castillo, Francisco;Estrada-Pérez, Adrián;Juan-Chico, Jorge;Martín-Guillén, Sergio;Molina-Cantero, Alberto Jesus;Ostua-Aranguena, Enrique;Parra-Fernández, María Del Pilar;Rivera-Romero, Octavio;Romero-Ternero, María Del Carmen:
APLICACIÓN DE TÉCNICAS DE EVALUACIÓN CONTINUA EN GRUPOS NUMEROSOS DE ALUMNOS. Pág. 351-365. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. 2009.
APLICACIÓN DE TÉCNICAS DE EVALUACIÓN CONTINUA EN GRUPOS NUMEROSOS DE ALUMNOS. Pág. 351-365. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. 2009.
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Valencia, Manuel:
Accurate Measurement of the Switching Activity. Pág. 227-250. Imperial College Press. Imperial College Press. 2006.
Accurate Measurement of the Switching Activity. Pág. 227-250. Imperial College Press. Imperial College Press. 2006.
Juan-Chico, Jorge;Millan-Calderon, Alejandro:
CMOS INVERTER DEGRADATION DELAY MODEL. Pág. 75-126. IMPERIAL COLLEGE PRESS. IMPERIAL COLLEGE PRESS. 2005.
CMOS INVERTER DEGRADATION DELAY MODEL. Pág. 75-126. IMPERIAL COLLEGE PRESS. IMPERIAL COLLEGE PRESS. 2005.
Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino:
LOGIC LEVEL SIMULATOR DESIGN AND IMPLEMENTATION. Pág. 181-202. IMPERIAL COLLEGE PRESS. IMPERIAL COLLEGE PRESS. 2005.
LOGIC LEVEL SIMULATOR DESIGN AND IMPLEMENTATION. Pág. 181-202. IMPERIAL COLLEGE PRESS. IMPERIAL COLLEGE PRESS. 2005.
Juan-Chico, Jorge;Millan-Calderon, Alejandro:
GATE-LEVEL DDM. Pág. 127-179. IMPERIAL COLLEGE PRESS. IMPERIAL COLLEGE PRESS. 2005.
GATE-LEVEL DDM. Pág. 127-179. IMPERIAL COLLEGE PRESS. IMPERIAL COLLEGE PRESS. 2005.
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel;Huertas-Diaz, Jose Luis:
ANALYSIS OF METASTABLE OPERATION IN A CMOS DYNAMIC D-LATCH. Pág. 143-157. KLUWER ACADEMIC PUBLISHERS. KLUWER ACADEMIC PUBLISHERS. 1997.
ANALYSIS OF METASTABLE OPERATION IN A CMOS DYNAMIC D-LATCH. Pág. 143-157. KLUWER ACADEMIC PUBLISHERS. KLUWER ACADEMIC PUBLISHERS. 1997.
Asistencia a congresos
Viejo-Cortés, Julián;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Cano, Germán;Juan-Chico, Jorge:
Entorno de virtualización para la realización y evaluación de prácticas de laboratorio TIC. Demostración en Congreso. XV Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Teruel. 2022
Entorno de virtualización para la realización y evaluación de prácticas de laboratorio TIC. Demostración en Congreso. XV Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Teruel. 2022
Viejo-Cortés, Julián;Carrasco, Alejandro;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Cano, Germán:
Experiencia en la adaptación de una asignatura de máster para su impartición completa a distancia. Ponencia en Congreso. XIV Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. PORTO PORTUGAL. 2020
Experiencia en la adaptación de una asignatura de máster para su impartición completa a distancia. Ponencia en Congreso. XIV Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. PORTO PORTUGAL. 2020
Fayula, Mauricio;Juan-Chico, Jorge;Viejo-Cortés, Julián:
Case study: performance and power analysis of a dynamically reconfigurable hardware/software cryptosystem. Comunicación en congreso. XXII IBERCHIP WORKSHOP. Florianopolis (Brasil). 2016
Case study: performance and power analysis of a dynamically reconfigurable hardware/software cryptosystem. Comunicación en congreso. XXII IBERCHIP WORKSHOP. Florianopolis (Brasil). 2016
Villar-De Ossorno, José Ignacio;Juan, Jorge;Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián:
evercodeML: a formal language for SoC integration. Comunicación en congreso. The 2015 Electronic System Level Synthesis Conference. San Francisco, CA, USA. 2015
evercodeML: a formal language for SoC integration. Comunicación en congreso. The 2015 Electronic System Level Synthesis Conference. San Francisco, CA, USA. 2015
Ruiz De Clavijo-Vazquez, Paulino;J. Juan;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique;Guerrero-Martos, David:
Metodología PBL en modo colaborativo aplicada al diseño de un SoC. Comunicación en congreso. XII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Sevilla, España. 2014
Metodología PBL en modo colaborativo aplicada al diseño de un SoC. Comunicación en congreso. XII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Sevilla, España. 2014
Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián:
XML-based Description Language for Heterogeneous and Highly-configurable IP-core Integration. Ponencia en Congreso. Iberchip Workshop. Cusco (Peru). 2013
XML-based Description Language for Heterogeneous and Highly-configurable IP-core Integration. Ponencia en Congreso. Iberchip Workshop. Cusco (Peru). 2013
Ruiz-Páez, Jonathan;Villar-De Ossorno, José Ignacio;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Viejo-Cortés, Julián;Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge:
Diseño e implementación de un controlador domótico reconfigurable basado en hardware y software libre. Ponencia en Congreso. XII Jornadas de Computación Reconfigurable y Aplicaciones. . 2012
Diseño e implementación de un controlador domótico reconfigurable basado en hardware y software libre. Ponencia en Congreso. XII Jornadas de Computación Reconfigurable y Aplicaciones. . 2012
Juan-Chico, Jorge:
Network Time Synchronization: a Full Hardware Approach. Conferencias impartidas en Congreso. 22nd International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS) 2012. Newcastle upon Tyne, UK. 2012
Network Time Synchronization: a Full Hardware Approach. Conferencias impartidas en Congreso. 22nd International Workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS) 2012. Newcastle upon Tyne, UK. 2012
Juan-Chico, Jorge;Ostua-Aranguena, Enrique;Guerrero-Martos, David:
Methodology Updating Experience in Basic Digital Electronics Teaching. Comunicación en congreso. 2012 Technologies Applied to Electronics Teaching. Vigo, España. 2012
Methodology Updating Experience in Basic Digital Electronics Teaching. Comunicación en congreso. 2012 Technologies Applied to Electronics Teaching. Vigo, España. 2012
Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Guerrero-Martos, David;Decaluwe, Jan:
Python as a Hardware Description Language: A Case Study . Ponencia en Congreso. 7th Southern Conference on Programmable Logic (SPL). . 2011
Python as a Hardware Description Language: A Case Study . Ponencia en Congreso. 7th Southern Conference on Programmable Logic (SPL). . 2011
Viejo-Cortés, Julián;Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Quirós-Carmona, Juan:
VERIFICACIÓN ON-CHIP DE LARGA DURACIÓN DE SISTEMAS CON EVENTOS LÓGICOS DISPERSOS EN EL TIEMPO. Ponencia en Congreso. XI Jornadas de Computación Reconfigurable y Aplicaciones. Tenerife. 2010
VERIFICACIÓN ON-CHIP DE LARGA DURACIÓN DE SISTEMAS CON EVENTOS LÓGICOS DISPERSOS EN EL TIEMPO. Ponencia en Congreso. XI Jornadas de Computación Reconfigurable y Aplicaciones. Tenerife. 2010
Viejo-Cortés, Julián;Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Quirós-Carmona, Juan:
LONG-TERM ON-CHIP VERIFICATION OF SYSTEMS WITH LOGICAL EVENTS SCATTERED IN TIME. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (25) (25.2010.LANZAROTE (SPAIN)). LANZAROTE (SPAIN). 2010
LONG-TERM ON-CHIP VERIFICATION OF SYSTEMS WITH LOGICAL EVENTS SCATTERED IN TIME. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (25) (25.2010.LANZAROTE (SPAIN)). LANZAROTE (SPAIN). 2010
Viejo-Cortés, Julián;Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique:
DESIGN AND IMPLEMENTATION OF A SUITABLE CORE FOR ON-CHIP LONG-TERM VERIFICATION. Comunicación en congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEMS (5) (5.2010.TRENTO (ITALY)). TRENTO (ITALY). 2010
DESIGN AND IMPLEMENTATION OF A SUITABLE CORE FOR ON-CHIP LONG-TERM VERIFICATION. Comunicación en congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEMS (5) (5.2010.TRENTO (ITALY)). TRENTO (ITALY). 2010
Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DSP PERIPHERAL ON FPGA FOR ELECTRICAL NETWORKS MEASUREMENTS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (24) (24.2009.Zaragoza). Zaragoza. 2009
DSP PERIPHERAL ON FPGA FOR ELECTRICAL NETWORKS MEASUREMENTS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (24) (24.2009.Zaragoza). Zaragoza. 2009
Viejo-Cortés, Julián;Juan-Chico, Jorge;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Muñoz-Rivera, Alejandro;Villar-De Ossorno, José Ignacio:
ACCURATE AND COMPACT IMPLEMENTATION OF A HARDWARE SNTP CLIENT. Comunicación en congreso. WORKSHOP IBERCHIP (15) (15.2009.BUENOS AIRES, ARGENTINA). BUENOS AIRES, ARGENTINA. 2009
ACCURATE AND COMPACT IMPLEMENTATION OF A HARDWARE SNTP CLIENT. Comunicación en congreso. WORKSHOP IBERCHIP (15) (15.2009.BUENOS AIRES, ARGENTINA). BUENOS AIRES, ARGENTINA. 2009
Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus:
EFFICIENT TECHNIQUES AND METHODOLOGIES FOR EMBEDDED SYSTEM DESIGN USING FREE HARDWARE AND OPEN STANDARDS. Poster en Congreso. INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS. (19) (19.2009.PRAGA, REPÚBLICA CHECA). PRAGA, REPÚBLICA CHECA. 2009
EFFICIENT TECHNIQUES AND METHODOLOGIES FOR EMBEDDED SYSTEM DESIGN USING FREE HARDWARE AND OPEN STANDARDS. Poster en Congreso. INTERNATIONAL CONFERENCE ON FIELD PROGRAMMABLE LOGIC AND APPLICATIONS. (19) (19.2009.PRAGA, REPÚBLICA CHECA). PRAGA, REPÚBLICA CHECA. 2009
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
PERFORMANCE ANALYSIS OF BULK-CMOS GATES USING SEPARATED WELLS. Comunicación en congreso. WORKSHOP IBERCHIP (15) (15.2009.BUENOS AIRES, ARGENTINA). BUENOS AIRES, ARGENTINA. 2009
PERFORMANCE ANALYSIS OF BULK-CMOS GATES USING SEPARATED WELLS. Comunicación en congreso. WORKSHOP IBERCHIP (15) (15.2009.BUENOS AIRES, ARGENTINA). BUENOS AIRES, ARGENTINA. 2009
Viejo-Cortés, Julián;Juan-Chico, Jorge;Ostua-Aranguena, Enrique;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Villar-De Ossorno, José Ignacio;Quirós-Carmona, Juan:
IMPLEMENTACIÓN SOBRE FPGA DE UN CLIENTE SNTP DE BAJO COSTE Y ALTA PRECISIÓN. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
IMPLEMENTACIÓN SOBRE FPGA DE UN CLIENTE SNTP DE BAJO COSTE Y ALTA PRECISIÓN. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Muñoz-Rivera, Alejandro:
USANDO PYTHON COMO HDL: ESTUDIO COMPARATIVO DE RESULTADOS BASADO EN EL DESARROLLO DE UN PERIFÉRICO REAL. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
USANDO PYTHON COMO HDL: ESTUDIO COMPARATIVO DE RESULTADOS BASADO EN EL DESARROLLO DE UN PERIFÉRICO REAL. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
DELAY AND POWER CONSUMPTION OF STATIC BULK-CMOS GATES USING INDEPENDENT BODIES. Comunicación en congreso. DTIS (4) (4.2009.CAIRO, EGIPTO). CAIRO, EGIPTO. 2009
DELAY AND POWER CONSUMPTION OF STATIC BULK-CMOS GATES USING INDEPENDENT BODIES. Comunicación en congreso. DTIS (4) (4.2009.CAIRO, EGIPTO). CAIRO, EGIPTO. 2009
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge:
CMOS DIGITAL DESIGN TECHNIQUES FOR LOW POWER AND HIGH SPEED. Poster en Congreso. DATE CONFERENCE () (.2008.MUNICH, ALEMANIA). MUNICH, ALEMANIA. 2008
CMOS DIGITAL DESIGN TECHNIQUES FOR LOW POWER AND HIGH SPEED. Poster en Congreso. DATE CONFERENCE () (.2008.MUNICH, ALEMANIA). MUNICH, ALEMANIA. 2008
Muñoz-Rivera, Alejandro;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Guerrero-Martos, David:
BUILDING A SOC FOR INDUSTRIAL APPLICATIONS BASED ON LEON MICROPROCESSOR AND A GNU/LINUX DISTRIBUTION. Ponencia en Congreso. INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS () (.2008.CAMBRIDGE, REINO UNIDO). CAMBRIDGE, REINO UNIDO. 2008
BUILDING A SOC FOR INDUSTRIAL APPLICATIONS BASED ON LEON MICROPROCESSOR AND A GNU/LINUX DISTRIBUTION. Ponencia en Congreso. INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS () (.2008.CAMBRIDGE, REINO UNIDO). CAMBRIDGE, REINO UNIDO. 2008
Ostua-Aranguena, Enrique;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Muñoz-Rivera, Alejandro:
DIGITAL DATA PROCESSING PERIPHERAL DESIGN FOR AN EMBEDDED APPLICATION BASED ON THE MICROBLAZE SOFT CORE. Poster en Congreso. SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (4) (4.2008.BARILOCHE, ARGENTINA). BARILOCHE, ARGENTINA. 2008
DIGITAL DATA PROCESSING PERIPHERAL DESIGN FOR AN EMBEDDED APPLICATION BASED ON THE MICROBLAZE SOFT CORE. Poster en Congreso. SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (4) (4.2008.BARILOCHE, ARGENTINA). BARILOCHE, ARGENTINA. 2008
Villar-De Ossorno, José Ignacio;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique;Guerrero-Martos, David;Juan-Chico, Jorge;Muñoz-Rivera, Alejandro:
METODOLOGÍA DE DISEÑO DE SOC BASADA EN OPENRISC SOBRE FPGA CON CORES Y HERRAMIENTAS LIBRES. Poster en Congreso. VIII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (8) (8.2008.MADRID). . 2008
METODOLOGÍA DE DISEÑO DE SOC BASADA EN OPENRISC SOBRE FPGA CON CORES Y HERRAMIENTAS LIBRES. Poster en Congreso. VIII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (8) (8.2008.MADRID). . 2008
Villar-De Ossorno, José Ignacio;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique;Guerrero-Martos, David;Juan-Chico, Jorge;Muñoz-Rivera, Alejandro:
METODOLOGÍA DE DISEÑO SOC CON OPENRISC SOBRE FPGA. Comunicación en congreso. INTERNATIONAL CONFERENCE ON TELECOMMUNICATIONS, ELECTRONICS AND CONTROL (TELEC) (5) (5.2008.SANTIAGO DE CUBA (CUBA)). SANTIAGO DE CUBA (CUBA). 2008
METODOLOGÍA DE DISEÑO SOC CON OPENRISC SOBRE FPGA. Comunicación en congreso. INTERNATIONAL CONFERENCE ON TELECOMMUNICATIONS, ELECTRONICS AND CONTROL (TELEC) (5) (5.2008.SANTIAGO DE CUBA (CUBA)). SANTIAGO DE CUBA (CUBA). 2008
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
DELAY AND POWER CONSUMPTION OF STATIC BULK-CMOS GATES USING INDEPENDENT BODIES. Comunicación en congreso. FAIBLE TENSION FAIBLE CONSOMMATION (7) (7.2008.LOUVAIN-LA-NEUVE, BÉLGICA). LOUVAIN-LA-NEUVE, BÉLGICA. 2008
DELAY AND POWER CONSUMPTION OF STATIC BULK-CMOS GATES USING INDEPENDENT BODIES. Comunicación en congreso. FAIBLE TENSION FAIBLE CONSOMMATION (7) (7.2008.LOUVAIN-LA-NEUVE, BÉLGICA). LOUVAIN-LA-NEUVE, BÉLGICA. 2008
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Muñoz-Rivera, Alejandro:
USING INDEPENDENT BODIES IN BULK-CMOS GATES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
USING INDEPENDENT BODIES IN BULK-CMOS GATES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
Viejo-Cortés, Julián;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Muñoz-Rivera, Alejandro;Guerrero-Martos, David:
DESIGN AND IMPLEMENTATION OF A SNTP CLIENT ON FPGA. Comunicación en congreso. INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS () (.2008.CAMBRIDGE, REINO UNIDO). CAMBRIDGE, REINO UNIDO. 2008
DESIGN AND IMPLEMENTATION OF A SNTP CLIENT ON FPGA. Comunicación en congreso. INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS () (.2008.CAMBRIDGE, REINO UNIDO). CAMBRIDGE, REINO UNIDO. 2008
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Guerrero-Martos, David;Muñoz-Rivera, Alejandro:
LA PRIMERA EXPERIENCIA EN EL DISEÑO DE SISTEMAS DIGITALES SOBRE FPGAS. Comunicación en congreso. TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE) (8) (8.2008.ZARAGOZA). . 2008
LA PRIMERA EXPERIENCIA EN EL DISEÑO DE SISTEMAS DIGITALES SOBRE FPGAS. Comunicación en congreso. TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE) (8) (8.2008.ZARAGOZA). . 2008
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Guerrero-Martos, David;Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián:
INTERNAL POWER DISSIPATION OF STATIC CMOS GATES IN UDSM TECHNOLOGIES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
INTERNAL POWER DISSIPATION OF STATIC CMOS GATES IN UDSM TECHNOLOGIES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
THE EFFECT OF USING SEPARATED BODIES OVER STATIC POWER CONSUMPTION IN STATIC BULK-CMOS GATEST. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS) (12) (12.2007.SEVILLA). . 2007
THE EFFECT OF USING SEPARATED BODIES OVER STATIC POWER CONSUMPTION IN STATIC BULK-CMOS GATEST. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS) (12) (12.2007.SEVILLA). . 2007
Muñoz-Rivera, Alejandro;Ostua-Aranguena, Enrique;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Guerrero-Martos, David:
UN EJEMPLO DE IMPLANTACIÓN DE UNA DISTRIBUCIÓN LINUX EN UN SOC BASADO EN HARDWARE LIBRE. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
UN EJEMPLO DE IMPLANTACIÓN DE UNA DISTRIBUCIÓN LINUX EN UN SOC BASADO EN HARDWARE LIBRE. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Muñoz-Rivera, Alejandro:
DESIGN OF A FFT/IFFT MODULE AS AN IP CORE SUITABLE FOR EMBEDDED SYSTEMS. Poster en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEMS (2) (2.2007.COSTA DA CAPARICA, LISBON, PORTUGAL). COSTA DA CAPARICA, LISBON, PORTUGAL. 2007
DESIGN OF A FFT/IFFT MODULE AS AN IP CORE SUITABLE FOR EMBEDDED SYSTEMS. Poster en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEMS (2) (2.2007.COSTA DA CAPARICA, LISBON, PORTUGAL). COSTA DA CAPARICA, LISBON, PORTUGAL. 2007
Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Muñoz-Rivera, Alejandro:
EVALUACIÓN DE METODOLOGÍAS PARA LA IMPLEMENTACIÓN DE UN MÓDULO FFT/IFFT SOBRE FPGA MEDIANTE HERRAMIENTAS A NIVEL DE SISTEMAS. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
EVALUACIÓN DE METODOLOGÍAS PARA LA IMPLEMENTACIÓN DE UN MÓDULO FFT/IFFT SOBRE FPGA MEDIANTE HERRAMIENTAS A NIVEL DE SISTEMAS. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
AUTOMATIC LOGIC SYNTHESIS FOR PARALLEL ALTERNATING LATCHES CLOCKING SCHEMES. Poster en Congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
AUTOMATIC LOGIC SYNTHESIS FOR PARALLEL ALTERNATING LATCHES CLOCKING SCHEMES. Poster en Congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
SÍNTESIS LÓGICA AUTOMATIZADA PARA ESQUEMAS DE TEMPORIZACIÓN DE LATCHES ALTERNANTES. Comunicación en congreso. WORKSHOP IBERCHIP (13) (13.2007.LIMA, PERÚ). LIMA, PERÚ. 2007
SÍNTESIS LÓGICA AUTOMATIZADA PARA ESQUEMAS DE TEMPORIZACIÓN DE LATCHES ALTERNANTES. Comunicación en congreso. WORKSHOP IBERCHIP (13) (13.2007.LIMA, PERÚ). LIMA, PERÚ. 2007
Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino:
A SOC DESIGN METHODOLOGY FOR LEON2 ON FPGA. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
A SOC DESIGN METHODOLOGY FOR LEON2 ON FPGA. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO E IMPLEMENTACIÓN ÓPTIMA DE PERIFÉRICOS DE DSP CON SYSTEM GENERATOR PARA MICROBLAZE. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
DISEÑO E IMPLEMENTACIÓN ÓPTIMA DE PERIFÉRICOS DE DSP CON SYSTEM GENERATOR PARA MICROBLAZE. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO E IMPLEMENTACIÓN DE SOPC BASADOS EN EL MICROPROCESADOR PICOBLAZE. Demostración en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
DISEÑO E IMPLEMENTACIÓN DE SOPC BASADOS EN EL MICROPROCESADOR PICOBLAZE. Demostración en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
Álvarez-Pozo,Avelino;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
DESARROLLO EN VHDL DE UN FILTRO DIGITAL GENÉRICO BASADO EN ESTRUCTURAS CANÓNICAS. Poster en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
DESARROLLO EN VHDL DE UN FILTRO DIGITAL GENÉRICO BASADO EN ESTRUCTURAS CANÓNICAS. Poster en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
EFFICIENT DESIGN AND IMPLEMENTATION ON FPGA OF A MICROBLAZE PERIPHERAL FOR PROCESSING DIRECT ELECTRICAL NETWORKS MEASUREMENTS. Ponencia en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEM (1) (1.2006.ANTIBES JUAN-LES-PINS, FRANCE). ANTIBES JUAN-LES-PINS, FRANCE. 2006
EFFICIENT DESIGN AND IMPLEMENTATION ON FPGA OF A MICROBLAZE PERIPHERAL FOR PROCESSING DIRECT ELECTRICAL NETWORKS MEASUREMENTS. Ponencia en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEM (1) (1.2006.ANTIBES JUAN-LES-PINS, FRANCE). ANTIBES JUAN-LES-PINS, FRANCE. 2006
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. MICROTECHNOLOGIES FOR THE NEW MILLENNIUM 2005: PHOTONICS MATERIALS, DEVICES AND APPLICATIONS. Sevilla (España).. 2005
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. MICROTECHNOLOGIES FOR THE NEW MILLENNIUM 2005: PHOTONICS MATERIALS, DEVICES AND APPLICATIONS. Sevilla (España).. 2005
Ostua-Aranguena, Enrique;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
ENTORNO DE DESARROLLO PARA SOC'S BASADOS EN EL MICROPROCESADOR LEON2. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
ENTORNO DE DESARROLLO PARA SOC'S BASADOS EN EL MICROPROCESADOR LEON2. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO, IMPLEMENTACION Y APLICACION A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
DISEÑO, IMPLEMENTACION Y APLICACION A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
EFFICIENT DESIGN OF A FFT/IFFT-64 MODULE ON ASIC. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
EFFICIENT DESIGN OF A FFT/IFFT-64 MODULE ON ASIC. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge:
OPTIMIZATION TECHNIQUES FOR DYNAMIC BEHAVIOR MODELING OF DIGITAL CMOS VLSI CIRCUITS IN NANOMETRIC TECHNOLOGIES. Comunicación en congreso. PHD RESEARCH IN MICROELECTRONICS AND ELECTRONICS (.2005.LAUSANNE, SUIZA). LAUSANNE, SUIZA. 2005
OPTIMIZATION TECHNIQUES FOR DYNAMIC BEHAVIOR MODELING OF DIGITAL CMOS VLSI CIRCUITS IN NANOMETRIC TECHNOLOGIES. Comunicación en congreso. PHD RESEARCH IN MICROELECTRONICS AND ELECTRONICS (.2005.LAUSANNE, SUIZA). LAUSANNE, SUIZA. 2005
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
EFFICIENT DESIGN OF A FFT/IFFT-64 MODULE ON ASIC. Poster en Congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
EFFICIENT DESIGN OF A FFT/IFFT-64 MODULE ON ASIC. Poster en Congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge:
HALOTIS- HIGH ACCURATE LOGIC TIMING SIMULATOR. Comunicación en congreso. PHD RESEARCH IN MICROELECTRONICS AND ELECTRONICS (.2005.LAUSANNE, SUIZA). LAUSANNE, SUIZA. 2005
HALOTIS- HIGH ACCURATE LOGIC TIMING SIMULATOR. Comunicación en congreso. PHD RESEARCH IN MICROELECTRONICS AND ELECTRONICS (.2005.LAUSANNE, SUIZA). LAUSANNE, SUIZA. 2005
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ANALYSIS OF INTERNAL POWER CONSUMPTION IN SCMOS GATES IN SUBMICRONIC/NANOMETRIC TECHNOLOGIES. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS DCIS 2005 (20.2005.LISBOA). LISBOA. 2005
ANALYSIS OF INTERNAL POWER CONSUMPTION IN SCMOS GATES IN SUBMICRONIC/NANOMETRIC TECHNOLOGIES. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS DCIS 2005 (20.2005.LISBOA). LISBOA. 2005
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO, IMPLEMENTACIÓN Y APLICACIÓN A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
DISEÑO, IMPLEMENTACIÓN Y APLICACIÓN A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
FOUR PHASE ALTERNATING LATCHES CLOCKING SCHEME FOR CMOS SEQUENTIAL CIRCUITS. Comunicación en congreso. XIX DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE . BURDEOS, FRANCIA. 2004
FOUR PHASE ALTERNATING LATCHES CLOCKING SCHEME FOR CMOS SEQUENTIAL CIRCUITS. Comunicación en congreso. XIX DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE . BURDEOS, FRANCIA. 2004
Jurado-,P.;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
ADKI: UN SISTEMA WEB DE ADQUISICIÓN DE DATOS BAJO LINUX. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
ADKI: UN SISTEMA WEB DE ADQUISICIÓN DE DATOS BAJO LINUX. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
Franco-,E.;Montero-,F.;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Millan-Calderon, Alejandro;Guerrero-Martos, David;Juan-Chico, Jorge:
DISEÑO DEL MICROCONTROLADOR 8051 CON MÓDULO ENSAMBLADOR-GENERADOR DE ROM EN LEGUAJE VHDL. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
DISEÑO DEL MICROCONTROLADOR 8051 CON MÓDULO ENSAMBLADOR-GENERADOR DE ROM EN LEGUAJE VHDL. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
Franco-,E.;Montero-,F.;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Millan-Calderon, Alejandro;Guerrero-Martos, David;Juan-Chico, Jorge:
MICROCONTROLADOR 8051: COMPILADOR DE ROM Y DISEÑO DEL MICRO EN VHDL. Comunicación en congreso. TELEC 04 INTERNATIONAL CONFERENCE () (.2004.SANTIAGO DE CUBA, CUBA). SANTIAGO DE CUBA, CUBA. 2004
MICROCONTROLADOR 8051: COMPILADOR DE ROM Y DISEÑO DEL MICRO EN VHDL. Comunicación en congreso. TELEC 04 INTERNATIONAL CONFERENCE () (.2004.SANTIAGO DE CUBA, CUBA). SANTIAGO DE CUBA, CUBA. 2004
Núñez-,J. L.;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge:
SEGURIDAD EN INTERNET: WEB SPOOFING. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
SEGURIDAD EN INTERNET: WEB SPOOFING. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
Jurado-,P.;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
UN SISTEMA WEB PARA LA ADQUISICIÓN DE DATOS Y CONTROL BASADO EN GNU/LINUX. Comunicación en congreso. TELEC 04 INTERNATIONAL CONFERENCE () (.2004.SANTIAGO DE CUBA, CUBA). SANTIAGO DE CUBA, CUBA. 2004
UN SISTEMA WEB PARA LA ADQUISICIÓN DE DATOS Y CONTROL BASADO EN GNU/LINUX. Comunicación en congreso. TELEC 04 INTERNATIONAL CONFERENCE () (.2004.SANTIAGO DE CUBA, CUBA). SANTIAGO DE CUBA, CUBA. 2004
Guerrero-Martos, David;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Villar-De Ossorno, José Ignacio:
ANÁLISIS DEL COMPORTAMIENTO DE LA VIDEOCONSOLA ATARI 2600 COMO SISTEMA DIGITAL REAL BASADO EN MICROPROCESADOR EN EL LABORATORIO DE ELECTRÓNICA. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
ANÁLISIS DEL COMPORTAMIENTO DE LA VIDEOCONSOLA ATARI 2600 COMO SISTEMA DIGITAL REAL BASADO EN MICROPROCESADOR EN EL LABORATORIO DE ELECTRÓNICA. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (6.2004.VALENCIA). . 2004
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
SIGNAL SAMPLING BASED TRANSITION MODELING FOR DIGITAL GATES CHARACTERIZATION. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATIONS (PATMOS) (14) (14.2004.ISLA DE SANTORINI, GRECIA). ISLA DE SANTORINI, GRECIA. 2004
SIGNAL SAMPLING BASED TRANSITION MODELING FOR DIGITAL GATES CHARACTERIZATION. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATIONS (PATMOS) (14) (14.2004.ISLA DE SANTORINI, GRECIA). ISLA DE SANTORINI, GRECIA. 2004
Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Barriga-Barros, Angel;Millan-Calderon, Alejandro;Guerrero-Martos, David;Juan-Chico, Jorge:
DISEÑO E IMPLEMENTACIÓN SOBRE FPGA DE UN MICROPROCESADOR EMPOTRABLE EN SOC DE CONTROL. Comunicación en congreso. JORNADAS DE COMPUTACION RECONFIGURABLE Y APLICACIONES (3.2003.MADRID). . 2003
DISEÑO E IMPLEMENTACIÓN SOBRE FPGA DE UN MICROPROCESADOR EMPOTRABLE EN SOC DE CONTROL. Comunicación en congreso. JORNADAS DE COMPUTACION RECONFIGURABLE Y APLICACIONES (3.2003.MADRID). . 2003
Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Barriga-Barros, Angel;Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Guerrero-Martos, David:
DISEÑO E IMPLEMENTACIÓN SOBRE FPGA DE UN MICROPROCESADOR EMPOTRABLE EN SOC DE CONTROL. Comunicación en congreso. SEMINARIO ANUAL DE AUTOMATICA, ELECTRONICA INDUSTRIAL E INSTRUMENTACION 2003 (.2003.VIGO, ESPAÑA). VIGO, ESPAÑA. 2003
DISEÑO E IMPLEMENTACIÓN SOBRE FPGA DE UN MICROPROCESADOR EMPOTRABLE EN SOC DE CONTROL. Comunicación en congreso. SEMINARIO ANUAL DE AUTOMATICA, ELECTRONICA INDUSTRIAL E INSTRUMENTACION 2003 (.2003.VIGO, ESPAÑA). VIGO, ESPAÑA. 2003
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Guerrero-Martos, David;Ruiz De Clavijo-Vazquez, Paulino;Ostua-,E.:
INTERNODE: INTERNAL NODE LOGIC COMPUTATIONAL MODEL. Comunicación en congreso. ANNUAL SIMULATION SYMPOSIUM (.2003.ORLANDO, ESTADOS UNIDOS). ORLANDO, ESTADOS UNIDOS. 2003
INTERNODE: INTERNAL NODE LOGIC COMPUTATIONAL MODEL. Comunicación en congreso. ANNUAL SIMULATION SYMPOSIUM (.2003.ORLANDO, ESTADOS UNIDOS). ORLANDO, ESTADOS UNIDOS. 2003
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Ostua-,E.:
USING SAMPLED INPUT SIGNALS FOR SCMOS GATES CHARACTERIZATION. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
USING SAMPLED INPUT SIGNALS FOR SCMOS GATES CHARACTERIZATION. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
Wilke-,G.;Güntzel-,J. L.;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino:
COMPUTATIONAL DELAY MODELS TO ESTIMATE THE DELAY OF FLOATING CUBES IN CMOS CIRCUITS. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2003.DESCONOCIDO). DESCONOCIDO. 2003
COMPUTATIONAL DELAY MODELS TO ESTIMATE THE DELAY OF FLOATING CUBES IN CMOS CIRCUITS. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2003.DESCONOCIDO). DESCONOCIDO. 2003
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Fernandes-,J. R.;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David:
DELAY DEGRADATION EFFECT IN CURRENT BALANCED LOGIC CELLS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
DELAY DEGRADATION EFFECT IN CURRENT BALANCED LOGIC CELLS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-,E.:
DISEÑO EFICIENTE DE UN MÓDULO FFT/IFFT-64 SOBRE FPGA. Comunicación en congreso. JORNADAS DE COMPUTACION RECONFIGURABLE Y APLICACIONES (3.2003.MADRID). . 2003
DISEÑO EFICIENTE DE UN MÓDULO FFT/IFFT-64 SOBRE FPGA. Comunicación en congreso. JORNADAS DE COMPUTACION RECONFIGURABLE Y APLICACIONES (3.2003.MADRID). . 2003
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino:
ESTIMATION OF FLOATING CUBE DELAY USING TRANSISTOR PATH COMPUTATIONAL DELAY MODELS FOR CMOS CIRCUITS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
ESTIMATION OF FLOATING CUBE DELAY USING TRANSISTOR PATH COMPUTATIONAL DELAY MODELS FOR CMOS CIRCUITS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
Estevez-,M;Bellido-Diaz, Manuel Jesus;Jimenez-Fernandez, Carlos Jesus;Juan-Chico, Jorge:
DESIGN OF A MICROPROCESSOR FOR SOC APPLICATIONS. Comunicación en congreso. EUROPEAN WORKSHOP ON MICROELECTRONICS EDUCATION (4.2002.VIGO-PONTEVEDRA (ESPAÑA)). VIGO-PONTEVEDRA (ESPAÑA). 2002
DESIGN OF A MICROPROCESSOR FOR SOC APPLICATIONS. Comunicación en congreso. EUROPEAN WORKSHOP ON MICROELECTRONICS EDUCATION (4.2002.VIGO-PONTEVEDRA (ESPAÑA)). VIGO-PONTEVEDRA (ESPAÑA). 2002
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
INTEGRATION OF A CHARACTERIZATION METHOD FOR NORMAL PROPAGATION DELAY INTO AUTODDM. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
INTEGRATION OF A CHARACTERIZATION METHOD FOR NORMAL PROPAGATION DELAY INTO AUTODDM. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
Baena-Oliva, Maria Carmen;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
MEASUREMENT OF THE SWITCHING ACTIVITY OF CMOS DITIAL CIRCUITS AT THE GATE LEVEL. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
MEASUREMENT OF THE SWITCHING ACTIVITY OF CMOS DITIAL CIRCUITS AT THE GATE LEVEL. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
Estevez-,M;Bellido-Diaz, Manuel Jesus;Jimenez-Fernandez, Carlos Jesus;Juan-Chico, Jorge:
DESIGN OF A MICROPROCESSOR FOR SOC APPLICATIONS. Comunicación en congreso. TELEC 2002 (3.2002.CUBA). CUBA. 2002
DESIGN OF A MICROPROCESSOR FOR SOC APPLICATIONS. Comunicación en congreso. TELEC 2002 (3.2002.CUBA). CUBA. 2002
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David:
EFFICIENT AND FAST CURRENT CURVE ESTIMATION OF CMOS DIGITAL CIRCUITS AT THE LOGIC LEVEL. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
EFFICIENT AND FAST CURRENT CURVE ESTIMATION OF CMOS DIGITAL CIRCUITS AT THE LOGIC LEVEL. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Millan-Calderon, Alejandro:
TWO PHASE ALTERNATING LATCHES CLOCKING SCHEME FOR CMOS SEQUENTIAL CIRCUITS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
TWO PHASE ALTERNATING LATCHES CLOCKING SCHEME FOR CMOS SEQUENTIAL CIRCUITS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
Baena-Oliva, Maria Carmen;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
SIMULATION-DRIVEN SWITCHING ACTIVITY EVALUATION OF CMOS DIGITAL CIRCUITS. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
SIMULATION-DRIVEN SWITCHING ACTIVITY EVALUATION OF CMOS DIGITAL CIRCUITS. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Baena-Oliva, Maria Carmen:
ISS: INTERACTIVE SIMULATION SYSTEM. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
ISS: INTERACTIVE SIMULATION SYSTEM. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel:
AUTODDM: AUTOMATIC CHARACTERIZATION TOOL FOR THE DELAY DEGRADATION MODEL. Comunicación en congreso. INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (8.2001.MALTA). MALTA. 2001
AUTODDM: AUTOMATIC CHARACTERIZATION TOOL FOR THE DELAY DEGRADATION MODEL. Comunicación en congreso. INTERNATIONAL CONFERENCE ON ELECTRONICS, CIRCUITS AND SYSTEMS (8.2001.MALTA). MALTA. 2001
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel:
DDM CHARACTERIZATION METHOLOGY AND AUTOMATION. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (11.2001.YBERDON-LES-BAINS, SUIZA). YBERDON-LES-BAINS, SUIZA. 2001
DDM CHARACTERIZATION METHOLOGY AND AUTOMATION. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (11.2001.YBERDON-LES-BAINS, SUIZA). YBERDON-LES-BAINS, SUIZA. 2001
Acosta-Jimenez, Antonio Jose;Parra-Fernández, María Del Pilar;Juan-Chico, Jorge;Valencia-Barrero, Manuel;Jiménez-Naharro, Raúl:
REDUCTION OF SWITCHING NOISE IN LOW-POWER CMOS DIGITAL CIRCUITS BY GATE LEVEL OPTIMIZATION. Comunicación en congreso. INTERNATIONAL WORKSHOP ON LOGIC & SYNTHESIS (10.2001.GRANLIBAKKEN, CALIFORNIA). GRANLIBAKKEN, CALIFORNIA. 2001
REDUCTION OF SWITCHING NOISE IN LOW-POWER CMOS DIGITAL CIRCUITS BY GATE LEVEL OPTIMIZATION. Comunicación en congreso. INTERNATIONAL WORKSHOP ON LOGIC & SYNTHESIS (10.2001.GRANLIBAKKEN, CALIFORNIA). GRANLIBAKKEN, CALIFORNIA. 2001
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Jimenez-Fernandez, Carlos Jesus;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel:
LOGIC-TIMING SIMULATION USING THE DEGRADATION DELAY MODEL. Comunicación en congreso. INTERNATIONAL WORKSHOP ON LOGIC & SYNTHESIS (10.2001.GRANLIBAKKEN, CALIFORNIA). GRANLIBAKKEN, CALIFORNIA. 2001
LOGIC-TIMING SIMULATION USING THE DEGRADATION DELAY MODEL. Comunicación en congreso. INTERNATIONAL WORKSHOP ON LOGIC & SYNTHESIS (10.2001.GRANLIBAKKEN, CALIFORNIA). GRANLIBAKKEN, CALIFORNIA. 2001
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
GATE-LEVEL SIMULATION OF CMOS CIRCUITS USING THE IDDM MODEL. Comunicación en congreso. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (33.2001.SYDNEY). SYDNEY. 2001
GATE-LEVEL SIMULATION OF CMOS CIRCUITS USING THE IDDM MODEL. Comunicación en congreso. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (33.2001.SYDNEY). SYDNEY. 2001
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
HALOTIS: HIGH ACCURACY LOGIC TIMING SIMULATOR WITH INERTIAL AND DEGRADATION DELAY MODEL. Comunicación en congreso. DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE (1.2001.MUNICH). MUNICH. 2001
HALOTIS: HIGH ACCURACY LOGIC TIMING SIMULATOR WITH INERTIAL AND DEGRADATION DELAY MODEL. Comunicación en congreso. DESIGN, AUTOMATION AND TEST IN EUROPE CONFERENCE (1.2001.MUNICH). MUNICH. 2001
Jiménez-Naharro, Raúl;Acosta-Jimenez, Antonio Jose;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel:
INFLUENCE OF TIMING SCHEMES ON SWITCHING NOISE GENERATION. Comunicación en congreso. DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS DCIS 2000 (15.2000.MONTPELLIER, FRANCIA). MONTPELLIER, FRANCIA. 2000
INFLUENCE OF TIMING SCHEMES ON SWITCHING NOISE GENERATION. Comunicación en congreso. DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS DCIS 2000 (15.2000.MONTPELLIER, FRANCIA). MONTPELLIER, FRANCIA. 2000
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
GATE-LEVEL MODELING OF THE DELAY DEGRADATION EFFECT. Comunicación en congreso. DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS DCIS 2000 (15.2000.MONTPELLIER, FRANCIA). MONTPELLIER, FRANCIA. 2000
GATE-LEVEL MODELING OF THE DELAY DEGRADATION EFFECT. Comunicación en congreso. DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS DCIS 2000 (15.2000.MONTPELLIER, FRANCIA). MONTPELLIER, FRANCIA. 2000
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Acosta-Jimenez, Antonio Jose:
CONCEPCION DE UN MICROPROCESADOR: DE LA ESPECIFICACION A LA REALIZACION. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
CONCEPCION DE UN MICROPROCESADOR: DE LA ESPECIFICACION A LA REALIZACION. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
INERTIAL AND DEGRADATION DELAY MODEL FOR CMOS LOGIC GATES. Comunicación en congreso. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS. GINEBRA, SUIZA. 2000
INERTIAL AND DEGRADATION DELAY MODEL FOR CMOS LOGIC GATES. Comunicación en congreso. IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS. GINEBRA, SUIZA. 2000
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Valencia-Barrero, Manuel:
DELAY DEGRADATION EFFECT IN SUBMICRONIC CMOS INVERTERS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
DELAY DEGRADATION EFFECT IN SUBMICRONIC CMOS INVERTERS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Valencia-Barrero, Manuel:
CMOS INVERTER INPUT-TO-OUTPUT COUPLING CAPACITANCE MODELLING FOR TIMING ANALYSIS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
CMOS INVERTER INPUT-TO-OUTPUT COUPLING CAPACITANCE MODELLING FOR TIMING ANALYSIS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Barriga-Barros, Angel:
APLICACION DE ALLIANCE AL DISEÑO DE CIRCUITOS DIGITALES VLSI. Comunicación en congreso. INTERNATIONAL CONFERENCE TELEC (1.2000.SANTIAGO DE CUBA). SANTIAGO DE CUBA. 2000
APLICACION DE ALLIANCE AL DISEÑO DE CIRCUITOS DIGITALES VLSI. Comunicación en congreso. INTERNATIONAL CONFERENCE TELEC (1.2000.SANTIAGO DE CUBA). SANTIAGO DE CUBA. 2000
Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
DEGRADATION DELAY MODEL EXTENSION TO CMOS GATES. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
DEGRADATION DELAY MODEL EXTENSION TO CMOS GATES. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
Acosta-Jimenez, Antonio Jose;Juan-Chico, Jorge;Valencia-Barrero, Manuel:
INFLUENCE OF CLOCKING STRATEGIES ON THE DESIGN OF LOW SWITCHING-NOISE DIGITAL AND MIXED-SIGNAL VLSI CIRCUITS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
INFLUENCE OF CLOCKING STRATEGIES ON THE DESIGN OF LOW SWITCHING-NOISE DIGITAL AND MIXED-SIGNAL VLSI CIRCUITS. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
DEGRADATION DELAY MODEL APPLICATION TO OSCILLATORY METASTABILITY. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
DEGRADATION DELAY MODEL APPLICATION TO OSCILLATORY METASTABILITY. Comunicación en congreso. INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION (1.2000.KOS, GRECIA). KOS, GRECIA. 2000
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
LOGIC SIMULATION OF OSCILLATORY METAESTABILITY. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE, DCIS 99 (14.1999.PALMA DE MALLORCA, ESPAÑA). PALMA DE MALLORCA, ESPAÑA. 1999
LOGIC SIMULATION OF OSCILLATORY METAESTABILITY. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE, DCIS 99 (14.1999.PALMA DE MALLORCA, ESPAÑA). PALMA DE MALLORCA, ESPAÑA. 1999
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Valencia-Barrero, Manuel:
ACCURATE INPUT TO OUTPUT COUPLING CAPACITANCE MODELING FOR DIGITAL CMOS INVERTERS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE, DCIS 98 (13.1998.MADRID, ESPAÑA). . 1998
ACCURATE INPUT TO OUTPUT COUPLING CAPACITANCE MODELING FOR DIGITAL CMOS INVERTERS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE, DCIS 98 (13.1998.MADRID, ESPAÑA). . 1998
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Barriga-Barros, Angel;Valencia-Barrero, Manuel:
FULLY PHYSICAL CHARACTERIZATION OF THE DELAY DEGRADATION EFFECT IN SUBMICRONIC CMOS INVERTERS. Comunicación en congreso. DCIS 97 (.1997.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1997
FULLY PHYSICAL CHARACTERIZATION OF THE DELAY DEGRADATION EFFECT IN SUBMICRONIC CMOS INVERTERS. Comunicación en congreso. DCIS 97 (.1997.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1997
Juan-Chico, Jorge;Ostua-Aranguena, Enrique;Guerrero-Martos, David:
Experiencia de renovación metodológica en la enseñanza de la electrónica digital básica. Comunicación en congreso. . .
Experiencia de renovación metodológica en la enseñanza de la electrónica digital básica. Comunicación en congreso. . .
Artículos publicados
Cano, Germán;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Viejo-Cortés, Julián:
IRIS: An embedded secure boot for IoT devices. Internet of Things. 2023. Vol: 23. Núm: 100874. 10.1016/j.iot.2023.100874.
IRIS: An embedded secure boot for IoT devices. Internet of Things. 2023. Vol: 23. Núm: 100874. 10.1016/j.iot.2023.100874.
Cano, Germán;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Viejo-Cortés, Julián;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
Embedded LUKS (E-LUKS): a hardware solution to IoT security. Electronics. 2021. Vol: 10. Núm: 23. 10.3390/electronics10233036.
Embedded LUKS (E-LUKS): a hardware solution to IoT security. Electronics. 2021. Vol: 10. Núm: 23. 10.3390/electronics10233036.
Cano, Germán;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Viejo-Cortés, Julián;Juan-Chico, Jorge:
An Integrated Digital System Design Framework with On-Chip Functional Verification and Performance Evaluation. IEEE Access. 2021. Vol: 9. Núm: . Pág. 161383-161394. 10.1109/ACCESS.2021.3132188.
An Integrated Digital System Design Framework with On-Chip Functional Verification and Performance Evaluation. IEEE Access. 2021. Vol: 9. Núm: . Pág. 161383-161394. 10.1109/ACCESS.2021.3132188.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
Using the complement of the cosine to compute trigonometric functions. Eurasip Journal on Advances in Signal Processing. 2020. https://doi.org/10.1186/s13634-020-00692-5.
Using the complement of the cosine to compute trigonometric functions. Eurasip Journal on Advances in Signal Processing. 2020. https://doi.org/10.1186/s13634-020-00692-5.
Guerrero-Martos, David;Cano, Germán;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
Address-encoded byte order. Microprocessors and Microsystems. 2020. Vol: 78. https://doi.org/10.1016/j.micpro.2020.103268.
Address-encoded byte order. Microprocessors and Microsystems. 2020. Vol: 78. https://doi.org/10.1016/j.micpro.2020.103268.
Viejo-Cortés, Julián;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Cano, Germán:
High-Performance Time Server Core for FPGA System-on-Chip. Electronics. 2019. Vol: 8. Núm: 5. 10.3390/electronics8050528.
High-Performance Time Server Core for FPGA System-on-Chip. Electronics. 2019. Vol: 8. Núm: 5. 10.3390/electronics8050528.
Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan, J.;Viejo-Cortés, Julián;Guerrero-Martos, David:
Minimalistic SDHC-SPI hardware reader module for boot loader applications. Microelectronics Journal. 2017. Vol: 67. Pág. 32-37. 10.1016/j.mejo.2017.07.007.
Minimalistic SDHC-SPI hardware reader module for boot loader applications. Microelectronics Journal. 2017. Vol: 67. Pág. 32-37. 10.1016/j.mejo.2017.07.007.
Juan-Chico, Jorge;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus:
Network Time Synchronization: A Full Hardware Approach. Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation Lecture Notes in Computer Science. 2013. Vol: 7606. Pág. 225-234. 10.1007/978-3-642-36157-9_23.
Network Time Synchronization: A Full Hardware Approach. Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation Lecture Notes in Computer Science. 2013. Vol: 7606. Pág. 225-234. 10.1007/978-3-642-36157-9_23.
Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Guerrero-Martos, David:
NanoFS: a hardware-oriented file system. Electronics Letters. 2013. Vol: 49. Núm: 19. Pág. 1216-1218. 10.1049/EL.2013.1961.
NanoFS: a hardware-oriented file system. Electronics Letters. 2013. Vol: 49. Núm: 19. Pág. 1216-1218. 10.1049/EL.2013.1961.
Viejo-Cortés, Julián;Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Quirós-Carmona, Juan:
Long-term on-chip verification of systems with logical events scattered in time. Microprocessors and Microsystems. 2012. Vol: 36. Núm: 5. Pág. 402-408. http://dx.doi.org/10.1016/j.micpro.2012.02.005.
Long-term on-chip verification of systems with logical events scattered in time. Microprocessors and Microsystems. 2012. Vol: 36. Núm: 5. Pág. 402-408. http://dx.doi.org/10.1016/j.micpro.2012.02.005.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
Studying the Viability of Static Complementary Metal-Oxide-Semiconductor Gates with a Large Number of Inputs When Using Separate Transistor Wells . Journal of low power electronics. 2011. Vol: 7. Núm: 3. Pág. 444-452. 10.1166/jolpe.2011.1145.
Studying the Viability of Static Complementary Metal-Oxide-Semiconductor Gates with a Large Number of Inputs When Using Separate Transistor Wells . Journal of low power electronics. 2011. Vol: 7. Núm: 3. Pág. 444-452. 10.1166/jolpe.2011.1145.
Viejo-Cortés, Julián;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino:
Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation. IEEE Transactions on Instrumentation and Measurement. 2011. Vol: 60. Núm: 12. Pág. 3961 -3963. 10.1109/TIM.2011.2164828.
Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation. IEEE Transactions on Instrumentation and Measurement. 2011. Vol: 60. Núm: 12. Pág. 3961 -3963. 10.1109/TIM.2011.2164828.
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Guerrero-Martos, David;Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián:
COMPREHENSIVE ANALYSIS ON THE INTERNAL POWER DISSIPATION OF STATIC CMOS CELLS IN ULTRA-DEEP SUB-MICRON TECHNOLOGIES. Journal of low power electronics. 2010. Vol: 6. Núm: 1. Pág. 93-102.
COMPREHENSIVE ANALYSIS ON THE INTERNAL POWER DISSIPATION OF STATIC CMOS CELLS IN ULTRA-DEEP SUB-MICRON TECHNOLOGIES. Journal of low power electronics. 2010. Vol: 6. Núm: 1. Pág. 93-102.
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián:
POWER DISSIPATION ASSOCIATED TO INTERNAL EFFECT TRANSITIONS IN STATIC CMOS GATES. Lecture Notes in Computer Science. 2009. Vol: 5349. Pág. 389-398.
POWER DISSIPATION ASSOCIATED TO INTERNAL EFFECT TRANSITIONS IN STATIC CMOS GATES. Lecture Notes in Computer Science. 2009. Vol: 5349. Pág. 389-398.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
STATIC POWER CONSUMPTION OF CMOS GATES USING INDEPENDENT BODIES. Lecture Notes in Computer Science. 2007. Vol: 4644/2007. Pág. 404-412.
STATIC POWER CONSUMPTION OF CMOS GATES USING INDEPENDENT BODIES. Lecture Notes in Computer Science. 2007. Vol: 4644/2007. Pág. 404-412.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
IMPROVING THE PERFORMANCE OF STATIC CMOS GATES BY USING INDEPENDENT BODIES. Journal of low power electronics. 2007. Vol: 3. Núm: 1. Pág. 70-77.
IMPROVING THE PERFORMANCE OF STATIC CMOS GATES BY USING INDEPENDENT BODIES. Journal of low power electronics. 2007. Vol: 3. Núm: 1. Pág. 70-77.
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ACCURATE LOGIC-LEVEL CURRENT ESTIMATION FOR DIGITAL CMOS CIRCUITS. Journal of low power electronics. 2006. Vol: 2. Núm: 1. Pág. 87-94.
ACCURATE LOGIC-LEVEL CURRENT ESTIMATION FOR DIGITAL CMOS CIRCUITS. Journal of low power electronics. 2006. Vol: 2. Núm: 1. Pág. 87-94.
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
AUTOMATED PERFORMANCE EVALUATION OF SKEW-TOLERANT CLOCKING SCHEMES. International Journal of Electronics. 2006. Vol: 93. Núm: 12. Pág. 819-842.
AUTOMATED PERFORMANCE EVALUATION OF SKEW-TOLERANT CLOCKING SCHEMES. International Journal of Electronics. 2006. Vol: 93. Núm: 12. Pág. 819-842.
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
APPLICATION OF INTERNODE MODEL TO GLOBAL POWER CONSUMPTION ESTIMATION IN SCMOS GATES. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 337-347.
APPLICATION OF INTERNODE MODEL TO GLOBAL POWER CONSUMPTION ESTIMATION IN SCMOS GATES. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 337-347.
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
LOGIC-LEVEL FAST CURRENT SIMULATION FOR DIGITAL CMOS CIRCUITS. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 425-435.
LOGIC-LEVEL FAST CURRENT SIMULATION FOR DIGITAL CMOS CIRCUITS. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 425-435.
Juan-Chico, Jorge;Macci-,Enrico;Soudris-,Dimitrios:
SPECIAL SECTION ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION. IEEE Proceedings. Computers and Digital Techniques. 2005. Vol: 152. Núm: 6. Pág. 721-722. 10.1049/ip-cdt:20059075.
SPECIAL SECTION ON POWER AND TIMING MODELLING, OPTIMIZATION AND SIMULATION. IEEE Proceedings. Computers and Digital Techniques. 2005. Vol: 152. Núm: 6. Pág. 721-722. 10.1049/ip-cdt:20059075.
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
SIGNAL SAMPLING BASED TRANSITION MODELING FOR DIGITAL GATES CHARACTERIZATION. Lecture Notes in Computer Science. 2004. Vol: 3254. Pág. 829-837.
SIGNAL SAMPLING BASED TRANSITION MODELING FOR DIGITAL GATES CHARACTERIZATION. Lecture Notes in Computer Science. 2004. Vol: 3254. Pág. 829-837.
Guerrero-Martos, David;Wilke-,G.;Güntzel-,J. L.;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Millan-Calderon, Alejandro:
COMPUTATIONAL DELAY MODELS TO ESTIMATE THE DELAY OF FLOATING CUBES IN CMOS CIRCUITS. Lecture Notes in Computer Science. 2003. Vol: 2799. Pág. 501-510.
COMPUTATIONAL DELAY MODELS TO ESTIMATE THE DELAY OF FLOATING CUBES IN CMOS CIRCUITS. Lecture Notes in Computer Science. 2003. Vol: 2799. Pág. 501-510.
Fortet-Roura, Pedro;Bellido-Diaz, Manuel Jesus;Yufera-Garcia, Alberto;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Sivianes-Castillo, Francisco;Escudero-Fombuena, José Ignacio;Molina-Cantero, Alberto Jesus:
Aprendizaje Interdisciplinar de la Electrónica y la Comunicaciones. Revista de Enseñanza Universitaria. 2003. Núm: 22. Pág. 19-31.
Aprendizaje Interdisciplinar de la Electrónica y la Comunicaciones. Revista de Enseñanza Universitaria. 2003. Núm: 22. Pág. 19-31.
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David:
EFFICIENT AND FAST CURRENT CURVE ESTIMATION OF CMOS DIGITAL CIRCUITS AT THE LOGIC LEVEL. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 400-408. 10.1007/3-540-45716-X_40.
EFFICIENT AND FAST CURRENT CURVE ESTIMATION OF CMOS DIGITAL CIRCUITS AT THE LOGIC LEVEL. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 400-408. 10.1007/3-540-45716-X_40.
Baena-Oliva, Maria Carmen;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
MEASUREMENT OF THE SWITCHING ACTIVITY OF CMOS DIGITAL CIRCUITS AT THE GATE LEVEL. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 353-362. 10.1007/3-540-45716-X_35.
MEASUREMENT OF THE SWITCHING ACTIVITY OF CMOS DIGITAL CIRCUITS AT THE GATE LEVEL. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 353-362. 10.1007/3-540-45716-X_35.
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
CHARACTERIZATION OF NORMAL PROPAGATION DELAY FOR DELAY DEGRADATION MODEL (DDM). Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 477-486.
CHARACTERIZATION OF NORMAL PROPAGATION DELAY FOR DELAY DEGRADATION MODEL (DDM). Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 477-486.
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Baena-Oliva, Maria Carmen;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
SWITCHING ACTIVITY EVALUATION OF CMOS DIGITAL CIRCUITS USING LOGIC TIMING SIMULATION. Electronics Letters. 2001. Vol: 37. Núm: 9. Pág. 555-557.
SWITCHING ACTIVITY EVALUATION OF CMOS DIGITAL CIRCUITS USING LOGIC TIMING SIMULATION. Electronics Letters. 2001. Vol: 37. Núm: 9. Pág. 555-557.
Acosta-Jimenez, Antonio Jose;Jiménez-Naharro, Raúl;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel:
INFLUENCE OF CLOCKING STRATEGIES ON THE DESIGN OF LOW SWITCHING-NOISE DIGITAL AND MIXED-SIGNAL VLSI CIRCUITS. Lecture Notes in Computer Science. 2000. Vol: 1918. Pág. 316-326.
INFLUENCE OF CLOCKING STRATEGIES ON THE DESIGN OF LOW SWITCHING-NOISE DIGITAL AND MIXED-SIGNAL VLSI CIRCUITS. Lecture Notes in Computer Science. 2000. Vol: 1918. Pág. 316-326.
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel;Huertas-Diaz, Jose Luis:
LOGICAL MODELLING OF DELAY DEGRADATION EFFECT IN STATIC CMOS GATES. IEE Proceedings. Circuits, Devices and Systems. 2000. Vol: 147. Núm: 2. Pág. 107-117.
LOGICAL MODELLING OF DELAY DEGRADATION EFFECT IN STATIC CMOS GATES. IEE Proceedings. Circuits, Devices and Systems. 2000. Vol: 147. Núm: 2. Pág. 107-117.
Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Ruiz De Clavijo-Vazquez, Paulino;Valencia-Barrero, Manuel:
DEGRADATION DELAY MODEL EXTENSION TO CMOS GATES. Lecture Notes in Computer Science. 2000. Vol: 1918. Pág. 149-158.
DEGRADATION DELAY MODEL EXTENSION TO CMOS GATES. Lecture Notes in Computer Science. 2000. Vol: 1918. Pág. 149-158.
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Barriga-Barros, Angel:
APRENDIENDO A DISEÑAR CIRCUITOS INTEGRADOS DIGITALES MEDIANTE EL USO DEL ORDENADOR. Revista de Enseñanza Universitaria. 1999. Núm: 1. Pág. 527-533.
APRENDIENDO A DISEÑAR CIRCUITOS INTEGRADOS DIGITALES MEDIANTE EL USO DEL ORDENADOR. Revista de Enseñanza Universitaria. 1999. Núm: 1. Pág. 527-533.
Parada-Sanguino, Margarita;Bellido-Diaz, Manuel Jesus;Gómez-González, Isabel María;Juan-Chico, Jorge;Barriga-Barros, Angel:
APRENDIENDO A DISEÑAR CIRCUITOS INTEGRADOS DIGITALES MEDIANTE EL USO DEL ORDENADOR. Revista de Enseñanza Universitaria. 1999. Núm: EXTRA. Pág. 527-533.
APRENDIENDO A DISEÑAR CIRCUITOS INTEGRADOS DIGITALES MEDIANTE EL USO DEL ORDENADOR. Revista de Enseñanza Universitaria. 1999. Núm: EXTRA. Pág. 527-533.
Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
INERTIAL EFFECT HANDLING METHOD FOR CMOS DIGITAL IC SIMULATION. Electronics Letters. 1999. Vol: 35. Núm: 23. Pág. 2028-2030.
INERTIAL EFFECT HANDLING METHOD FOR CMOS DIGITAL IC SIMULATION. Electronics Letters. 1999. Vol: 35. Núm: 23. Pág. 2028-2030.
Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel;Juan-Chico, Jorge:
ANALYSIS OF METASTABLE OPERATION IN A CMOS DYNAMIC D-LATCH. Analog Integrated Circuits and Signal Processing. 1997. Vol: 14. Núm: 1-2. Pág. 143-157.
ANALYSIS OF METASTABLE OPERATION IN A CMOS DYNAMIC D-LATCH. Analog Integrated Circuits and Signal Processing. 1997. Vol: 14. Núm: 1-2. Pág. 143-157.
Bellido-Diaz, Manuel Jesus;Acosta-Jimenez, Antonio Jose;Juan-Chico, Jorge;Barriga-Barros, Angel;Valencia-Barrero, Manuel:
CMOS INVERTER MAXIMUM FREQUENCY OF OPERATION DUE TO DIGITAL SIGNAL DEGRADATION. Electronics Letters. 1997. Vol: 33. Núm: 19. Pág. 1619-1621.
CMOS INVERTER MAXIMUM FREQUENCY OF OPERATION DUE TO DIGITAL SIGNAL DEGRADATION. Electronics Letters. 1997. Vol: 33. Núm: 19. Pág. 1619-1621.
Patentes
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique: DISPOSITIVO ELECTRÓNICO CALCULADOR DE FUNCIONES TRIGONOMÉTRICAS Y USOS DEL MISMO. Número de patente:
Guerrero-Martos, David;Muñoz-Rivera, Alejandro;Viejo-Cortés, Julián;Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Villar-De Ossorno, José Ignacio;Quirós-Carmona, Juan: Circuito electrónico digital para el cálculo de senos y cosenos de múltiplos de un ángulo. Número de patente: ES 2663168 B2
Tesis dirigidas o codirigidas
Guerrero-Martos, David:
Técnicas de Implementación de Circuitos Integrados Digitales CMOS de Alta Velocidad de Operación y Bajo Consumo de Potencia. Tesis Doctoral. 2012
Técnicas de Implementación de Circuitos Integrados Digitales CMOS de Alta Velocidad de Operación y Bajo Consumo de Potencia. Tesis Doctoral. 2012
Viejo-Cortés, Julián:
Diseño e implementación sobre FPGA de sistemas digitales de bajo coste para la sincronización de equipos sobre redes de comunicación usando el protoco. Tesis Doctoral. 2011
Diseño e implementación sobre FPGA de sistemas digitales de bajo coste para la sincronización de equipos sobre redes de comunicación usando el protoco. Tesis Doctoral. 2011
Millan-Calderon, Alejandro:
TÉCNICAS DE OPTIMIZACIÓN PARA EL MODELADO Y LA CARACTERIZACIÓN DEL COMPORTAMIENTO DINÁMICO DE CIRCUITOS DIGITALES CMOS EN TECNOLOGÍAS UDSM. Tesis Doctoral. 2008
TÉCNICAS DE OPTIMIZACIÓN PARA EL MODELADO Y LA CARACTERIZACIÓN DEL COMPORTAMIENTO DINÁMICO DE CIRCUITOS DIGITALES CMOS EN TECNOLOGÍAS UDSM. Tesis Doctoral. 2008
Ruiz De Clavijo-Vazquez, Paulino:
SIMULACIÓN LÓGICA TEMPORAL DE ALTAS PRESTACIONES Y APLICACIÓN A LA ESTIMACIÓN DEL CONSUMO DE POTENCIA Y CORRIENTE EN CIRCUITOS INTEGRADOS CMOS-VLSI. Tesis Doctoral. 2007
SIMULACIÓN LÓGICA TEMPORAL DE ALTAS PRESTACIONES Y APLICACIÓN A LA ESTIMACIÓN DEL CONSUMO DE POTENCIA Y CORRIENTE EN CIRCUITOS INTEGRADOS CMOS-VLSI. Tesis Doctoral. 2007
