Directorio
MARIA DEL PILAR PARRA FERNANDEZ
Categoría
Profesor Titular de Universidad
Departamento
Área
Tecnología Electrónica
Docencia
Investigación
Grupo de investigación
DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES Y MIXTOS (DISEÑO DE CIRCUITOS INTEGRADOS)
Proyectos y contratos de investigación
SÍNTESIS Y VERIFICACIÓN DE CIRCUITOS INTEGRADOS DIGITALES CMOS DE ALTO RENDIMIENTO.PHB2002-0018-PC (PHB 2002 0018 PC - Investigador/a)
DISEÑO PARA OPTIMIZACION COMBINADA DE RUIDO Y CONSUMO DE POTENCIA DE CIRCUITOS INTEGRADOS CMOS VLSI DIGITALES Y DE SEÑAL MIXTA (TEC2004-01509 - Investigador/a)
OPEN-RTU (FIT -330101-2004-5 - Investigador/a)
DISEÑO DE SISTEMAS DIGITALES MICRO-NANOELECTRÓNICOS DE ALTAS PRESTACIONES (EXC/2005/TIC-635 - Investigador/a)
PLATAFORMA TECNOLÓGICA COMÚN PARA UTR (FIT-330100-2006-60 - Investigador/a)
ANALOG-DIGITAL CMOS INTEGRATED CIRCUITS (PROYECTO ESPRIT) (CIPA - Investigador/a)
TÉCNICAS INTEGRALES DE CONTROL DE CORRIENTE DE POLARIZACIÓN EN CIRCUITOS INTEGRADOS NANOMÉTRICOS DIGITALES Y DE SEÑAL MIXTA (TEC2007-65105/MIC - Investigador/a)
PTC, PLATAFORMA TECNOLÓGICA COMÚN PARA UTR (FIT-330100-2007-131 - Investigador/a)
SEPIC, SISTEMAS EMPOTRADOS PARA INFRAESTRUCTURAS CRÍTICAS (TSI-020100-2008-258 - Investigador/a)
DISEÑO MICROELECTRÓNICO PARA AUTENTICACIÓN CRIPTO-BIOMÉTRICA (P08-TIC-3674 - Investigador/a)
AYUDA A LA CONSOLIDACION DE GRUPOS DE INVESTIGACION - TIC 180 CONVOCATORIA 2007 (P-2008/282 - Investigador/a)
AYUDA A LA CONSOLIDACIÓN DE GRUPOS DE INVESTIGACIÓN - TIC 180 CONVOCATORIA 2009 (2009/00001259 - Investigador/a)
MEJORA DE LA ENSEÑANZA BASADA EN AUTOEVALUACIÓN DOCENTE (VV - Investigador/a)
APLICACIONES DEL SISTEMA DE CRÉDITOS EUROPEO A LA ACTIVIDAD DE LAS TUTORÍAS. (USEN071 - Investigador/a)
MOBY-DIC MODEL-BASED SYNTHESIS OF DIGITAL ELECTRONIC CIRCUITS FOR EMBEDDED CONTROL (FP7-ICT-2009-4 - Investigador/a)
AYUDA A LA CONSOLIDACIÓN DE GRUPOS DE INVESTIGACIÓN - TIC 180 CONVOCATORIA 2008 (P2009/438 - Investigador/a)
CIRCUITOS INTEGRADOS PARA TRANSMISIÓN DE INFORMACIÓN ESPECIALMENTE SEGURA (TEC2010-16870 - Investigador/a)
VERIFICACION Y DISEÑO DE CIRCUITOS INTEGRADOS DIGITALES CMOS VLSI DE BAJO RUIDO DE CONMUTACION PARA APLICACIONES DE SEÑAL MIXTA (TIC2001-2283 - Investigador/a)
MODEL: MODELADO DE LA OPERACION DINAMICA DE COMPONENTES LOGICOS CMOS EN TECNOLOGIAS SUBMICROMICAS PARA ANALISIS DE ALTAS PRESTACIONES (TIC2000-1350 - Investigador/a)
SINTESIS DE CIRCUITOS DIFUSOS ANALOGICOS DIGITALES PARA APLICACIONES ESPECIFICAS.TIC98-0869 (TIC98-0869 - Investigador/a)
TECNICAS DE DISEÑO E IMPLEMENTACION DE CIRCUITOS AUTOTEMPORIZADOS (TIC95-0094 - Investigador/a)
SCARoT: Side-Channel Attacks on Root of Trust (US-1380823 - Investigador/a)
OFU: Sistemas Empotrados Abiertos de Unidades Terminales para Sistemas de Control Industrial (CICE TIC2006-1023 - Investigador/a)
Integración y Validación en Laboratorio de Contramedidas Frente a Ataques Laterales en Criptocircuitos Microelectrónicos (TEC2016-80549-R - Investigador/a)
Cesar: Circuitos Microelectrónicos Seguros Frente a Ataques Laterales (TEC2013-45523-R - Investigador/a)
CESAR: CIRCUITOS MICROELECTRONICOS SEGUROS FRENTE A ATAQUES LATERALES (TEC2013-45523-R - Investigador/a)
MEDCHIP: CATCH-UP ACTION FOR INDUSTRY-ORIENTED MICROELECTRONICS TRAINING ENHANCEMENT IN GREECE, ITALY, PORTUGAL AND SPAIN (9150 - Investigador/a)
AD2000: ADVANCED CMOS ANALOGUE-DIGITAL-ANALOGUE CONVERTERS (ESPRIT 5056 - Investigador/a)
Libros publicados
Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen:
MANUAL DE PRÁCTICAS. CIRCUITOS Y SISTEMAS DIGITALES I.. SERVICIO DE PUBLICACIONES DEL DEPARTAMENTO DE TECNOLOGÍA ELECTRÓNICA DE LA UNIVERSIDAD DE SEVILLA. 1997. TESP-9502-008
MANUAL DE PRÁCTICAS. CIRCUITOS Y SISTEMAS DIGITALES I.. SERVICIO DE PUBLICACIONES DEL DEPARTAMENTO DE TECNOLOGÍA ELECTRÓNICA DE LA UNIVERSIDAD DE SEVILLA. 1997. TESP-9502-008
Baena-Oliva, Maria Carmen;Bellido-Diaz, Manuel Jesus;Molina-Cantero, Alberto Jesus;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES. Mc Graw Hill. 1997. 84-481-0966-X
PROBLEMAS DE CIRCUITOS Y SISTEMAS DIGITALES. Mc Graw Hill. 1997. 84-481-0966-X
Capítulos en Libros
Tena-Sánchez, Erica;Potestad, Francisco Eugenio;Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel;Jimenez-Fernandez, Carlos Jesus;Acosta-Jimenez, Antonio Jose:
DESIGN AND SECURITY EVALUATION OF SECURE CRYPTOHARDWARE (FPGA AND ASIC) AGAINST HACKERS EXPLOITING SIDE-CHANNEL INFORMATION DESIGN AND SECURITY EVALUA. Pág. 47-50. 3ciencias (www.3ciencias.com). 3ciencias (www.3ciencias.com). 2022.
DESIGN AND SECURITY EVALUATION OF SECURE CRYPTOHARDWARE (FPGA AND ASIC) AGAINST HACKERS EXPLOITING SIDE-CHANNEL INFORMATION DESIGN AND SECURITY EVALUA. Pág. 47-50. 3ciencias (www.3ciencias.com). 3ciencias (www.3ciencias.com). 2022.
Baena-Oliva, Maria Carmen;Bellido-Diaz, Manuel Jesus;Ropero, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Sánchez-Antón, Gemma;Valencia-Barrero, Manuel;Gómez-González, Isabel María;Sivianes-Castillo, Francisco;Estrada-Pérez, Adrián;Juan-Chico, Jorge;Martín-Guillén, Sergio;Molina-Cantero, Alberto Jesus;Ostua-Aranguena, Enrique;Parra-Fernández, María Del Pilar;Rivera-Romero, Octavio;Romero-Ternero, María Del Carmen:
APLICACIÓN DE TÉCNICAS DE EVALUACIÓN CONTINUA EN GRUPOS NUMEROSOS DE ALUMNOS. Pág. 351-365. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. 2009.
APLICACIÓN DE TÉCNICAS DE EVALUACIÓN CONTINUA EN GRUPOS NUMEROSOS DE ALUMNOS. Pág. 351-365. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. INSTITUTO DE CIENCIAS DE LA EDUCACION DE LA UNIVERSIDAD DE SEVILLA. 2009.
Asistencia a congresos
Jimenez-Fernandez, Carlos Jesus;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel;Potestad, Francisco Eugenio;Tena-Sánchez, Erica;Gallardo, Alejandro:
Teaching based on proposed by students designs: a case study. Comunicación en congreso. 2022 Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica (XV Technologies Applied to Electronics Teaching Conference). Escuela Universitaria Politecnica, Universidad de Zaragoza, Teruel. 2022
Teaching based on proposed by students designs: a case study. Comunicación en congreso. 2022 Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica (XV Technologies Applied to Electronics Teaching Conference). Escuela Universitaria Politecnica, Universidad de Zaragoza, Teruel. 2022
Potestad, Francisco Eugenio;Jimenez-Fernandez, Carlos Jesus;Gallardo, Alejandro;Valencia-Barrero, Manuel;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Tena-Sánchez, Erica:
ICs tester design and its effect on application in electronics laboratories. Comunicación en congreso. 2022 Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica (XV Technologies Applied to Electronics Teaching Conference). Escuela Universitaria Politecnica, Universidad de Zaragoza, Teruel. 2022
ICs tester design and its effect on application in electronics laboratories. Comunicación en congreso. 2022 Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica (XV Technologies Applied to Electronics Teaching Conference). Escuela Universitaria Politecnica, Universidad de Zaragoza, Teruel. 2022
Jimenez-Fernandez, Carlos Jesus;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Gallardo, Alejandro;Potestad, Francisco Eugenio;Valencia-Barrero, Manuel:
Learning VHDL through teamwork FPGA game design. Ponencia en Congreso. 2020 XIV Technologies Applied to Electronics Teaching Conference (TAEE). - Oporto, Portugal. 2020
Learning VHDL through teamwork FPGA game design. Ponencia en Congreso. 2020 XIV Technologies Applied to Electronics Teaching Conference (TAEE). - Oporto, Portugal. 2020
Potestad, Francisco Eugenio;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar:
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII CONFERENCE ON DESIGN OF CIRCUITSAND INTEGRATED SYSTEMS (DCIS 2018). Lyon, France. 2018
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII CONFERENCE ON DESIGN OF CIRCUITSAND INTEGRATED SYSTEMS (DCIS 2018). Lyon, France. 2018
Potestad, Francisco Eugenio;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar:
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS 2018). Lyon, France. 2018
Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher. Comunicación en congreso. XXXIII CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS 2018). Lyon, France. 2018
Jimenez-Fernandez, Carlos Jesus;Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel;Potestad, Francisco Eugenio:
FPGA design example for maximum operating frequency measurements. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018
FPGA design example for maximum operating frequency measurements. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018
Jimenez-Fernandez, Carlos Jesus;Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel;Potestad, Francisco Eugenio:
Distance measurement as a practical example of FPGA design. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018
Distance measurement as a practical example of FPGA design. Comunicación en congreso. XIII Technologies Applied to Electronics Teaching Conference (TAEE 2018). Universidad de La Laguna, Canarias. 2018
Jimenez-Fernandez, Carlos Jesus;López-hinojo, Antonio Alberto;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
Educational applications of a pico-processor design. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. ESCUELA SUPERIOR DE INGENIERÍA INFORMÁTICA DE LA UNIVERSIDAD DE SEVILLA. 2016
Educational applications of a pico-processor design. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. ESCUELA SUPERIOR DE INGENIERÍA INFORMÁTICA DE LA UNIVERSIDAD DE SEVILLA. 2016
Jimenez-Fernandez, Carlos Jesus;Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Valencia-Barrero, Manuel:
Creating helping posters for electronic labs. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. ESCUELA SUPERIOR DE INGENIERÍA INFORMÁTICA DE LA UNIVERSIDAD DE SEVILLA. 2016
Creating helping posters for electronic labs. Comunicación en congreso. Technologies Applied to Electronics Teaching (TAEE), 2016. ESCUELA SUPERIOR DE INGENIERÍA INFORMÁTICA DE LA UNIVERSIDAD DE SEVILLA. 2016
Romero-Ternero, María Del Carmen;Baena-Oliva, Maria Carmen;Gómez-González, Isabel María;Parra-Fernández, María Del Pilar;Sivianes-Castillo, Francisco;Valencia-Barrero, Manuel:
Innovative Learning and Teaching Methodology in Electronic Technology Area. A Case of Study in Computer Science University Degrees. Comunicación en congreso. (IEEE Engineering Education 2010). MADRID - ÁVILA. 2010
Innovative Learning and Teaching Methodology in Electronic Technology Area. A Case of Study in Computer Science University Degrees. Comunicación en congreso. (IEEE Engineering Education 2010). MADRID - ÁVILA. 2010
Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose:
OPTIMIZATION OF CLOCK-GATING STRUCTURES FOR LOW-LEAKAGE HIGH-PERFORMANCE APPLICATIONS. Comunicación en congreso. IEEE International Symposium on Circuits and Systems, ISCAS, pp. 1979-1982, Jun. 2010. PARIS, FRANCE. 2010
OPTIMIZATION OF CLOCK-GATING STRUCTURES FOR LOW-LEAKAGE HIGH-PERFORMANCE APPLICATIONS. Comunicación en congreso. IEEE International Symposium on Circuits and Systems, ISCAS, pp. 1979-1982, Jun. 2010. PARIS, FRANCE. 2010
Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose:
MASTER-SLAVE FLIP-FLOP OPTIMIZATION FOR FINE-GRAINED CLOCK-GATING APPLICATIONS. Comunicación en congreso. IEEE LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS () (.2010.BRASIL). BRASIL. 2010
MASTER-SLAVE FLIP-FLOP OPTIMIZATION FOR FINE-GRAINED CLOCK-GATING APPLICATIONS. Comunicación en congreso. IEEE LATIN AMERICAN SYMPOSIUM ON CIRCUITS AND SYSTEMS () (.2010.BRASIL). BRASIL. 2010
Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose:
REVISITING CLOCK-GATING: THE COMMON PLACE FOR POWER REDUCTION. Comunicación en congreso. XVI WORKSHOP IBERCHIP () (.2010.IGUAZU FALLS, BRASIL). IGUAZU FALLS, BRASIL. 2010
REVISITING CLOCK-GATING: THE COMMON PLACE FOR POWER REDUCTION. Comunicación en congreso. XVI WORKSHOP IBERCHIP () (.2010.IGUAZU FALLS, BRASIL). IGUAZU FALLS, BRASIL. 2010
Castro-Ramirez, Javier;Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose:
AN IMPROVED DIFFERENTIAL PULL-DOWN NETWORK LOGIC CONFIGURATION FOR DPA RESISTANT CIRCUITS. Comunicación en congreso. THE 22ND INTERNATIONAL CONFERENCE ON MICROELECTRONICS. EL CAIRO, EGIPTO. 2010
AN IMPROVED DIFFERENTIAL PULL-DOWN NETWORK LOGIC CONFIGURATION FOR DPA RESISTANT CIRCUITS. Comunicación en congreso. THE 22ND INTERNATIONAL CONFERENCE ON MICROELECTRONICS. EL CAIRO, EGIPTO. 2010
Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose:
SWITCHING NOISE OPTIMIZATION IN THE WAKE-UP PHASE OF LEAKAGE-AWARE POWER GATING STRUCTURES. Comunicación en congreso. NINETEENTH INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION () (.2009.DELFT, PAÍSES BAJOS). DELFT, PAÍSES BAJOS. 2009
SWITCHING NOISE OPTIMIZATION IN THE WAKE-UP PHASE OF LEAKAGE-AWARE POWER GATING STRUCTURES. Comunicación en congreso. NINETEENTH INTERNATIONAL WORKSHOP ON POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION () (.2009.DELFT, PAÍSES BAJOS). DELFT, PAÍSES BAJOS. 2009
Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Gómez-González, Isabel María;Valencia-Barrero, Manuel:
Presencia y abandono de alumnos en nuestras asignaturas. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (8) (8.2008.ZARAGOZA, ESPAÑA). ZARAGOZA, ESPAÑA. 2008
Presencia y abandono de alumnos en nuestras asignaturas. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (8) (8.2008.ZARAGOZA, ESPAÑA). ZARAGOZA, ESPAÑA. 2008
Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Gómez-González, Isabel María;Valencia-Barrero, Manuel:
Estudio cuantitativo de 10 años de Calificaciones. Comunicación en congreso. VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. TAEE .. . 2008
Estudio cuantitativo de 10 años de Calificaciones. Comunicación en congreso. VIII Congreso de Tecnologías Aplicadas a la Enseñanza de la Electrónica. TAEE .. . 2008
Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel;Acosta-Jimenez, Antonio Jose:
ASYMMETRIC CLOCK DRIVER FOR IMPROVED POWER AND NOISE PERFORMANCES. Comunicación en congreso. IEEE International Symposium on Circuits and Systems (ISCAS 2007). New Orleans, USA. 2007
ASYMMETRIC CLOCK DRIVER FOR IMPROVED POWER AND NOISE PERFORMANCES. Comunicación en congreso. IEEE International Symposium on Circuits and Systems (ISCAS 2007). New Orleans, USA. 2007
Acosta-Jimenez, Antonio Jose;Mora-Gutierrez, Jose Miguel;Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar:
EFFECTS OF BUFFER INSERTION ON THE AVERAGE/PEAK POWER RATIO IN CMOS VLSI DIGITAL CIRCUITS. Comunicación en congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
EFFECTS OF BUFFER INSERTION ON THE AVERAGE/PEAK POWER RATIO IN CMOS VLSI DIGITAL CIRCUITS. Comunicación en congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel;Acosta-Jimenez, Antonio Jose:
A SWITCHING NOISE VISION OF THE OPTIMIZATION TECHNIQUES FOR LOW-POWER SYNTHESIS. Comunicación en congreso. EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN ECCTD () (.2007.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2007
A SWITCHING NOISE VISION OF THE OPTIMIZATION TECHNIQUES FOR LOW-POWER SYNTHESIS. Comunicación en congreso. EUROPEAN CONFERENCE ON CIRCUIT THEORY AND DESIGN ECCTD () (.2007.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2007
Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose:
A METHODOLOGY FOR SWITCHING NOISE ESTIMATION AT A GATE LEVEL. Comunicación en congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
A METHODOLOGY FOR SWITCHING NOISE ESTIMATION AT A GATE LEVEL. Comunicación en congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
Jiménez-Naharro, Raúl;Parra-Fernández, María Del Pilar;Sanmartin-Rodriguez, Pedro Mario;Acosta-Jimenez, Antonio Jose:
Optimization of master-slave Flip-Flops for high performance applications.. Comunicación en congreso. International workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS 2006). Montpellier (France). 2006
Optimization of master-slave Flip-Flops for high performance applications.. Comunicación en congreso. International workshop on Power and Timing Modeling, Optimization and Simulation (PATMOS 2006). Montpellier (France). 2006
Parra-Fernández, María Del Pilar;Castro-Ramirez, Javier;Acosta-Jimenez, Antonio Jose:
A METHODOLOGY FOR THE CHARACTERIZATION OF ARITHMETIC CIRCUITS ON CMOS DEEP SUBMICRON TECHNOLOGIES. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
A METHODOLOGY FOR THE CHARACTERIZATION OF ARITHMETIC CIRCUITS ON CMOS DEEP SUBMICRON TECHNOLOGIES. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose:
PERFORMANCE ANALYSIS OF FULL ADDERS IN CMOS TECHNOLOGIES. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
PERFORMANCE ANALYSIS OF FULL ADDERS IN CMOS TECHNOLOGIES. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
Parra-Fernández, María Del Pilar;Castro-Ramirez, Javier;Acosta-Jimenez, Antonio Jose:
APPLICATION OF CLOCK GATING TECHNIQUES AT A FLIP-FLOP LEVEL TO SWITCHING NOISE REDUCTION IN VLSI CIRCUITS. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
APPLICATION OF CLOCK GATING TECHNIQUES AT A FLIP-FLOP LEVEL TO SWITCHING NOISE REDUCTION IN VLSI CIRCUITS. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
Jimenez-,R;Parra-Fernández, María Del Pilar;Sanmartin-Rodriguez, Pedro Mario;Acosta-Jimenez, Antonio Jose:
A NEW HYBRID CBL-CMOS CELL FOR OPTIMUM NOISE/POWER APPLICATION. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2003.DESCONOCIDO). DESCONOCIDO. 2003
A NEW HYBRID CBL-CMOS CELL FOR OPTIMUM NOISE/POWER APPLICATION. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2003.DESCONOCIDO). DESCONOCIDO. 2003
Jiménez-Naharro, Raúl;Parra-Fernández, María Del Pilar;Sanmartin-Rodriguez, Pedro Mario;Acosta-Jimenez, Antonio Jose:
OPTIMUM CURRENT/VOLTAGE MODE CIRCUIT PARTITIONING FOR LOW NOISE APPLICATIONS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
OPTIMUM CURRENT/VOLTAGE MODE CIRCUIT PARTITIONING FOR LOW NOISE APPLICATIONS. Comunicación en congreso. DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (18.2003.CIUDAD REAL, ESPAÑA). CIUDAD REAL, ESPAÑA. 2003
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
SELECTIVE CLOCK-GATING FOR LOW POWER/LOW NOISE SYNCHRONOUS COUNTERS. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
SELECTIVE CLOCK-GATING FOR LOW POWER/LOW NOISE SYNCHRONOUS COUNTERS. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
SWITCHING NOISE REDUCTION IN CLOCK DISTRIBUTION IN MIXED-MODE VLSI CIRCUITS. Comunicación en congreso. PROC. SPIE (.2002.-). -. 2002
SWITCHING NOISE REDUCTION IN CLOCK DISTRIBUTION IN MIXED-MODE VLSI CIRCUITS. Comunicación en congreso. PROC. SPIE (.2002.-). -. 2002
Peñalosa-,D;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
DISEÑO Y SIMULACIÓN DE CBD CON ALLIANCE. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (5.2002.LAS PALMAS DE GRAN CANARIA). LAS PALMAS DE GRAN CANARIA. 2002
DISEÑO Y SIMULACIÓN DE CBD CON ALLIANCE. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (5.2002.LAS PALMAS DE GRAN CANARIA). LAS PALMAS DE GRAN CANARIA. 2002
Parra-Fernández, María Del Pilar;Sanmartin-Rodriguez, Pedro Mario;Acosta-Jimenez, Antonio Jose:
ANALYSIS OF CURRENT-MODE FLIP-FLOPS IN CMOS TECHNOLOGIES. Comunicación en congreso. PROC. SPIE (.2002.-). -. 2002
ANALYSIS OF CURRENT-MODE FLIP-FLOPS IN CMOS TECHNOLOGIES. Comunicación en congreso. PROC. SPIE (.2002.-). -. 2002
Peñalosa-,D;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
ORGANIZACIÓN DE UN COMPUTADOR ESPECÍFICO PARA BASES DE DATOS (CBD). Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (5.2002.LAS PALMAS DE GRAN CANARIA). LAS PALMAS DE GRAN CANARIA. 2002
ORGANIZACIÓN DE UN COMPUTADOR ESPECÍFICO PARA BASES DE DATOS (CBD). Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (5.2002.LAS PALMAS DE GRAN CANARIA). LAS PALMAS DE GRAN CANARIA. 2002
Parra-Fernández, María Del Pilar;Sanmartin-Rodriguez, Pedro Mario;Acosta-Jimenez, Antonio Jose:
A TECHNIQUE TO GENERATE CMOS VLSI FLIP-FLOP BASED ON DIFFERENTIAL LATCHES. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
A TECHNIQUE TO GENERATE CMOS VLSI FLIP-FLOP BASED ON DIFFERENTIAL LATCHES. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (.2002.SEVILLA). . 2002
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
DESIGN OF SYNCHRONOUS COUNTERS FOR LOW NOISE LOW POWER APPLICATIONS USING CLOCK GATING TECHNIQUES. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
DESIGN OF SYNCHRONOUS COUNTERS FOR LOW NOISE LOW POWER APPLICATIONS USING CLOCK GATING TECHNIQUES. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (17.2002.SANTANDER, SPAIN). SANTANDER, SPAIN. 2002
Acosta-Jimenez, Antonio Jose;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
CHARACTERIZATION AND OPTIMIZED USE OF DIGITAL CMOS LIBRARY CELLS FOR LOW SWITCHING NOISE GENERATION. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
CHARACTERIZATION AND OPTIMIZED USE OF DIGITAL CMOS LIBRARY CELLS FOR LOW SWITCHING NOISE GENERATION. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
Jiménez-Naharro, Raúl;Parra-Fernández, María Del Pilar;Sanmartín-, P.;Acosta-Jimenez, Antonio Jose:
ANALYSIS OF HIGH-PERFORMANCE FLIP-FLOPS FOR MIXED-SIGNAL APPLICATIONS. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
ANALYSIS OF HIGH-PERFORMANCE FLIP-FLOPS FOR MIXED-SIGNAL APPLICATIONS. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Jimenez-Fernandez, Carlos Jesus;Valencia-Barrero, Manuel:
A COMPARISON OF SWITCHING NOISE GENERATION IN CMOS BINARY PARALLEL ADDERS. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
A COMPARISON OF SWITCHING NOISE GENERATION IN CMOS BINARY PARALLEL ADDERS. Comunicación en congreso. PROC. DESIGN CIRCUITS AND INTEGRATED SYSTEMS CONFERENCE (15.2001.OPORTO). OPORTO. 2001
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
REDUCTION OF SWITCHING NOISE IN DIGITAL CMOS CIRCUITS FOR PIN SWAPPING OF LIBRARY CELLS. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (11.2001.YBERDON-LES-BAINS, SUIZA). YBERDON-LES-BAINS, SUIZA. 2001
REDUCTION OF SWITCHING NOISE IN DIGITAL CMOS CIRCUITS FOR PIN SWAPPING OF LIBRARY CELLS. Comunicación en congreso. POWER AND TIMING MODELING, OPTIMIZATION AND SIMULATION WORKSHOP (11.2001.YBERDON-LES-BAINS, SUIZA). YBERDON-LES-BAINS, SUIZA. 2001
Acosta-Jimenez, Antonio Jose;Parra-Fernández, María Del Pilar;Juan-Chico, Jorge;Valencia-Barrero, Manuel;Jiménez-Naharro, Raúl:
REDUCTION OF SWITCHING NOISE IN LOW-POWER CMOS DIGITAL CIRCUITS BY GATE LEVEL OPTIMIZATION. Comunicación en congreso. INTERNATIONAL WORKSHOP ON LOGIC & SYNTHESIS (10.2001.GRANLIBAKKEN, CALIFORNIA). GRANLIBAKKEN, CALIFORNIA. 2001
REDUCTION OF SWITCHING NOISE IN LOW-POWER CMOS DIGITAL CIRCUITS BY GATE LEVEL OPTIMIZATION. Comunicación en congreso. INTERNATIONAL WORKSHOP ON LOGIC & SYNTHESIS (10.2001.GRANLIBAKKEN, CALIFORNIA). GRANLIBAKKEN, CALIFORNIA. 2001
Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Casado-,Ivan;Valencia-Barrero, Manuel:
EMULADOR DE UN PROCESADOR SENCILLO. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
EMULADOR DE UN PROCESADOR SENCILLO. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Casado-,Ivan;Valencia-Barrero, Manuel:
DISEÑO DE UN PROCESADOR SENCILLO CON CARÁCTER DOCENTE: TEORÍA Y PRÁCTICA. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
DISEÑO DE UN PROCESADOR SENCILLO CON CARÁCTER DOCENTE: TEORÍA Y PRÁCTICA. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A AL ENSEÑANZA DE LA ELECTRÓNICA, TAEE 00 (4.2000.BARCELONA). . 2000
Parra-Fernández, María Del Pilar;Barriga-Barros, Angel;Acosta-Jimenez, Antonio Jose:
DESARROLLO DE UN ENTORNO INFORMATICO DE AYUDA A LA DOCENCIA DE SISTEMAS DE COMUNICACION. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA, TAEE 98 (3.1998.MADRID). . 1998
DESARROLLO DE UN ENTORNO INFORMATICO DE AYUDA A LA DOCENCIA DE SISTEMAS DE COMUNICACION. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA, TAEE 98 (3.1998.MADRID). . 1998
Baena-Oliva, Maria Carmen;Bellido-Diaz, Manuel Jesus;Parra-Fernández, María Del Pilar;Valencia-Barrero, Manuel:
REALIZACION DE UN SISTEMA DIGITAL: IMPLEMENTACION SOBRE FPGA Y TESTADO DE LABORATORIO. Comunicación en congreso. CONGRESO DE TECNOLOGÍA APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA, TAEE 98 (3.1998.MADRID). . 1998
REALIZACION DE UN SISTEMA DIGITAL: IMPLEMENTACION SOBRE FPGA Y TESTADO DE LABORATORIO. Comunicación en congreso. CONGRESO DE TECNOLOGÍA APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA, TAEE 98 (3.1998.MADRID). . 1998
Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Baena-,J.J.:
INCORPORACIÓN DE BDD A LA DOCENCIA DE CIRCUITOS DIGITALES. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA TAEE-96 (2.1996.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1996
INCORPORACIÓN DE BDD A LA DOCENCIA DE CIRCUITOS DIGITALES. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA TAEE-96 (2.1996.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1996
Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;López-,Luis Miguel;Valencia-Barrero, Manuel:
CAD PARA DISEÑO A NIVEL RT DE UNIDADES DE CONTROL. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA TAEE-96 (2.1996.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1996
CAD PARA DISEÑO A NIVEL RT DE UNIDADES DE CONTROL. Comunicación en congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA TAEE-96 (2.1996.SEVILLA, ESPAÑA). Santander (ESPAÑA). 1996
Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Marciano-,Pilar Macarena;Valencia-Barrero, Manuel:
ENSEÑANZA PRÁCTICA INTERACTIVA DE CIRCUITOS DIGITALES BÁSICOS MEDIANTE HERRAMIENTAS CAD/CAEE. Comunicación en congreso. VI JORNADAS DE TECNOLOGÍA ELECTRÓNICA () (.1995.GRAN CANARIA). GRAN CANARIA. 1995
ENSEÑANZA PRÁCTICA INTERACTIVA DE CIRCUITOS DIGITALES BÁSICOS MEDIANTE HERRAMIENTAS CAD/CAEE. Comunicación en congreso. VI JORNADAS DE TECNOLOGÍA ELECTRÓNICA () (.1995.GRAN CANARIA). GRAN CANARIA. 1995
Quintana-Toledo, Jose Maria;Avedillo-De, Maria Jose;Parra-Fernández, María Del Pilar;Huertas-Diaz, Jose Luis:
OPTIMUM PLA FOLDING THROUGH BOOLEAN SATISFIABILITY. Comunicación en congreso. ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE () (.1995.JAPON). JAPON. 1995
OPTIMUM PLA FOLDING THROUGH BOOLEAN SATISFIABILITY. Comunicación en congreso. ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE () (.1995.JAPON). JAPON. 1995
Parra-Fernández, María Del Pilar;Avedillo-De, Maria Jose;Quintana-Toledo, Jose Maria:
PLEGADO ÓPTIMO DE PLAS MEDIANTE SATISFACTORIEDAD BOOLEANA. Comunicación en congreso. IX Congreso de Diseño de Circuitos Integrados (.1994.GRAN CANARIA). GRAN CANARIA. 1994
PLEGADO ÓPTIMO DE PLAS MEDIANTE SATISFACTORIEDAD BOOLEANA. Comunicación en congreso. IX Congreso de Diseño de Circuitos Integrados (.1994.GRAN CANARIA). GRAN CANARIA. 1994
Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Bellido-Diaz, Manuel Jesus;Valencia-Barrero, Manuel:
ENSEÑANZA INTEGRADA: UNA APLICACIÓN A LA DOCENCIA DE CIRCUITOS SECUENCIALES. Comunicación en congreso. TAEE 94 (1.1994.MADRID). . 1994
ENSEÑANZA INTEGRADA: UNA APLICACIÓN A LA DOCENCIA DE CIRCUITOS SECUENCIALES. Comunicación en congreso. TAEE 94 (1.1994.MADRID). . 1994
Parra-Fernández, María Del Pilar;Baena-Oliva, Maria Carmen;Quintana-Toledo, Jose Maria;Huertas-Diaz, Jose Luis:
UNA HERRAMIENTA PARA LA CONSTRUCCIÓN DE MULTIPLICADORES ÓPTIMOS EN CAMPOS FINITOS. Comunicación en congreso. CONGRESOS DE DISEÑO DE CIRCUITOS INTEGRADOS. MÁLAGA (8.1993.MÁLAGA). . 1993
UNA HERRAMIENTA PARA LA CONSTRUCCIÓN DE MULTIPLICADORES ÓPTIMOS EN CAMPOS FINITOS. Comunicación en congreso. CONGRESOS DE DISEÑO DE CIRCUITOS INTEGRADOS. MÁLAGA (8.1993.MÁLAGA). . 1993
Parra-Fernández, María Del Pilar:
Distance measurement as a practical example of FPGA design. Comunicación en congreso. . .
Distance measurement as a practical example of FPGA design. Comunicación en congreso. . .
Artículos publicados
Potestad-ordóñez, Francisco Eugenio;Valencia-Barrero, Manuel;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Jimenez-Fernandez, Carlos Jesus:
Breaking Trivium Stream Cipher Implemented in ASIC Using Experimental Attacks and DFA. Sensors. 2020. Vol: 20(23). Núm: 6909. 10.3390/s20236909.
Breaking Trivium Stream Cipher Implemented in ASIC Using Experimental Attacks and DFA. Sensors. 2020. Vol: 20(23). Núm: 6909. 10.3390/s20236909.
Jimenez-Fernandez, Carlos Jesus;Baena-Oliva, Maria Carmen;Parra-Fernández, María Del Pilar;Potestad, Francisco Eugenio;Valencia-Barrero, Manuel:
An Academic Approach to FPGA Design Based on a Distance Meter Circuit. IEEE Journal of Latin-American Learning Technologies. 2020. Vol: 15. Núm: 3. Pág. 123-128. 10.1109/RITA.2020.3008343.
An Academic Approach to FPGA Design Based on a Distance Meter Circuit. IEEE Journal of Latin-American Learning Technologies. 2020. Vol: 15. Núm: 3. Pág. 123-128. 10.1109/RITA.2020.3008343.
Castro-Ramirez, Javier;Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose:
Switching Noise Optimization in the Wake-Up Phase of Leakage-Aware Power Gating Structures. Lecture Notes in Computer Science. 2009. Vol: 5953. Pág. 76-85. 10.1007/978-3-642-11802-9_12.
Switching Noise Optimization in the Wake-Up Phase of Leakage-Aware Power Gating Structures. Lecture Notes in Computer Science. 2009. Vol: 5953. Pág. 76-85. 10.1007/978-3-642-11802-9_12.
Jiménez-Naharro, Raúl;Parra-Fernández, María Del Pilar;Castro-Ramirez, Javier;Sánchez-Raya, Manuel;Acosta-Jimenez, Antonio Jose:
OPTIMIZATION OF MASTER-SLAVE FLIP-FLOPS FOR HIGH-PERFORMANCE APPLICATIONS. Lecture Notes in Computer Science. 2006. Vol: 4148. Pág. 439-449.
OPTIMIZATION OF MASTER-SLAVE FLIP-FLOPS FOR HIGH-PERFORMANCE APPLICATIONS. Lecture Notes in Computer Science. 2006. Vol: 4148. Pág. 439-449.
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Jiménez-Naharro, Raúl;Valencia-Barrero, Manuel:
SELECTIVE CLOCK-GATING FOR LOW-POWER SYNCHRONOUS COUNTERS. Journal of low power electronics. 2005. Vol: 1. Núm: 1. Pág. 11-19.
SELECTIVE CLOCK-GATING FOR LOW-POWER SYNCHRONOUS COUNTERS. Journal of low power electronics. 2005. Vol: 1. Núm: 1. Pág. 11-19.
Parra-Fernández, María Del Pilar;Castro-Ramirez, Javier;Valencia-Barrero, Manuel;Acosta-Jimenez, Antonio Jose:
Application of clock gating techniques at a flip-flop level to switching noise reduction in VLSI circuits. Proceedings of SPIE: The International Society for Optical Engineering. 2005. Vol: 5837. Pág. 1003-1014 . 10.1117/12.608276.
Application of clock gating techniques at a flip-flop level to switching noise reduction in VLSI circuits. Proceedings of SPIE: The International Society for Optical Engineering. 2005. Vol: 5837. Pág. 1003-1014 . 10.1117/12.608276.
Jiménez-Naharro, Raúl;Parra-Fernández, María Del Pilar;Sanmartin-Rodriguez, Pedro Mario;Acosta-Jimenez, Antonio Jose:
A NEW HYBRID CBL-CMOS CELL FOR OPTIMUM NOISE/POWER APPLICATIONS. Lecture Notes in Computer Science. 2003. Núm: 2799. Pág. 491-500.
A NEW HYBRID CBL-CMOS CELL FOR OPTIMUM NOISE/POWER APPLICATIONS. Lecture Notes in Computer Science. 2003. Núm: 2799. Pág. 491-500.
Jiménez-Naharro, Raúl;Parra-Fernández, María Del Pilar;Sanmartin-Rodriguez, Pedro Mario;Acosta-Jimenez, Antonio Jose:
ANALYSIS OF CURRENT-MODE FLIP-FLOPS IN CMOS TECHNOLOGIES. Progress in Biomedical Optics and Imaging. 2003. Vol: 5117. Pág. 515-526.
ANALYSIS OF CURRENT-MODE FLIP-FLOPS IN CMOS TECHNOLOGIES. Progress in Biomedical Optics and Imaging. 2003. Vol: 5117. Pág. 515-526.
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
SWITCHING NOISE REDUCTION IN CLOCK DISTRIBUTION IN MIXED-MODE VLSI CIRCUITS. Progress in Biomedical Optics and Imaging. 2003. Vol: 5117. Pág. 564-573.
SWITCHING NOISE REDUCTION IN CLOCK DISTRIBUTION IN MIXED-MODE VLSI CIRCUITS. Progress in Biomedical Optics and Imaging. 2003. Vol: 5117. Pág. 564-573.
Parra-Fernández, María Del Pilar;Acosta-Jimenez, Antonio Jose;Valencia-Barrero, Manuel:
SELECTIVE CLOCK-GATING FOR LOW POWER/LOW NOISE SYNCHRONOUS COUNTERS. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 448-457.
SELECTIVE CLOCK-GATING FOR LOW POWER/LOW NOISE SYNCHRONOUS COUNTERS. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 448-457.
Jiménez-Naharro, Raúl;Parra-Fernández, María Del Pilar;Sanmartin-Rodriguez, Pedro Mario;Acosta-Jimenez, Antonio Jose:
HIGH-PERFORMANCE EDGE-TRIGGERED FLIP-FLOPS USING WEAK-BRANCH DIFFERENTIAL LATCH. Electronics Letters. 2002. Vol: 38. Núm: 21. Pág. 1243-1244.
HIGH-PERFORMANCE EDGE-TRIGGERED FLIP-FLOPS USING WEAK-BRANCH DIFFERENTIAL LATCH. Electronics Letters. 2002. Vol: 38. Núm: 21. Pág. 1243-1244.
Jiménez-Naharro, Raúl;Parra-Fernández, María Del Pilar;Sanmartin-Rodriguez, Pedro Mario;Acosta-Jimenez, Antonio Jose:
A TECHNIQUE TO GENERATE CMOS VLSI FLIP-FLOPS BASED ON DIFFERENTIAL LATCHES. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 209-218.
A TECHNIQUE TO GENERATE CMOS VLSI FLIP-FLOPS BASED ON DIFFERENTIAL LATCHES. Lecture Notes in Computer Science. 2002. Vol: 2451. Pág. 209-218.
Jiménez-Naharro, Raúl;Parra-Fernández, María Del Pilar;Sanmartin-Rodriguez, Pedro Mario;Acosta-Jimenez, Antonio Jose:
ANALYSIS OF HIGH-PERFORMANCE FLIP-FLOPS FOR SUBMICRON MIXED-SIGNAL APPLICATIONS. Analog Integrated Circuits and Signal Processing. 2002. Vol: 33. Núm: 2. Pág. 145-156.
ANALYSIS OF HIGH-PERFORMANCE FLIP-FLOPS FOR SUBMICRON MIXED-SIGNAL APPLICATIONS. Analog Integrated Circuits and Signal Processing. 2002. Vol: 33. Núm: 2. Pág. 145-156.
Tesis dirigidas o codirigidas
Castro-Ramirez, Javier:
Desarrollo y aplicaciones de técnicas de control de corriente de alimentación en circuitos integrados digitales CMOS. Tesis Doctoral. 2011
Desarrollo y aplicaciones de técnicas de control de corriente de alimentación en circuitos integrados digitales CMOS. Tesis Doctoral. 2011
