Directorio
JULIAN VIEJO CORTES
Categoría
Profesor Contratado Doctor
Departamento
Área
Tecnología Electrónica
Docencia
Investigación
Grupo de investigación
INVESTIGACIÓN Y DESARROLLO DIGITAL (ID2)
Proyectos y contratos de investigación
MODELADO, ESTIMACION Y TECNICAS DE ANALISIS DE ALTA PRECISION A NIVEL LOGICO DEL CONSUMO DE POTENCIA E INTENSIDAD EN CIRCUITOS Y SISTEMAS DIGITALES CM (TEC2004-00840 - Investigador/a)
OPEN-RTU (FIT -330101-2004-5 - Investigador/a)
SISTEMAS EMPOTRADOS ABIERTOS DE UNIDADES TERMINALES PARA SISTEMAS DE CONTROL INDUSTRIAL (EXC/2005/TIC-1023 - Investigador/a)
DISEÑO DE SISTEMAS DIGITALES MICRO-NANOELECTRÓNICOS DE ALTAS PRESTACIONES (EXC/2005/TIC-635 - Investigador/a)
PLATAFORMA TECNOLÓGICA COMÚN PARA UTR (FIT-330100-2006-60 - Investigador/a)
PTC, PLATAFORMA TECNOLÓGICA COMÚN PARA UTR (FIT-330100-2007-131 - Investigador/a)
HIPER: TÉCNICAS DE ALTAS PRESTACIONES PARA LA VERIFICACIÓN Y DISEÑO DE CIRCUITOS DIGITALES CMOS VLSI (TEC2007-61802 - Investigador/a)
SISTEMAS EMPOTRADOS PARA INFRAESTRUCTURAS CRÍTICAS (SEPIC) (OTRI/08-FCIE13 - Investigador/a)
SEPIC, SISTEMAS EMPOTRADOS PARA INFRAESTRUCTURAS CRÍTICAS (TSI-020100-2008-258 - Investigador/a)
SETIP: SISTEMA DE IMPRESIÓN DE TICKETS DE PESADAS (08TIC266 - Investigador/a)
HARDNTP: DESARROLLO DE UN SERVIDOR HARDWARE NTP (08TIC264 - Investigador/a)
AYUDA "HAVOC (HARDWARE VORBIS CODEC): DESARROLLO E IMPL. HARDWARE DE SIST. DE CODIF./DESC. DE AUDIO DIGITAL EN TIEMPO REAL BASADA EN EL FORMATO ABIERT (OTRI/08-FCIE41 - Investigador/a)
CODIAC: SISTEMA DE CONTROL DISTRIBUIDO PARA DISPOSITIVOS DE ACCESO A INSTALACIONES (TRANSFER2009 - Investigador/a)
HARDTIME: DISEÑO DE HARDWARE DE CLIENTES Y SERVIDORES DE HORA PARA APLICACIONES DE SINCRONISMO DE ALTA PRECISIÓN (OTRI/08-FCIE45 - Investigador/a)
RED GENERAL DE POSICIONAMIENTO - RGP (P022-06/E16 - Investigador/a)
RED GENERAL DE POSICIONAMIENTO (RGP) (P022-06/E16 - Investigador/a)
BootTimeIoT: Sistemas de inicio avanzados y sincronización temporal de alta precisión para IoT (TIN2017-89951-P - Investigador/a)
Sistemas de Inicio Avanzados y Sincronización Temporal de Alta Precisión para Iot (TIN2017-89951-P - Investigador/a)
BootTimeIoT: Sistemas de inicio avanzados y sincronización temporal de alta precisión para IoT (TIN2017-89951-P - Investigador/a)
I.7A2 Ayudas para transferencia de conocimiento - PCT (mod. A2) PCT: CIRCUITO ELECTRÓNICO DIGITAL PARA EL CÁLCULO DE SENOS Y COSENOS DE MÚLTIPLOS DE U (I.7A2 - Investigador/a)
Optimización de Sistemas Empotrados de Altas Prestaciones (TEC2011-27936 - Investigador/a)
Red IntelIgeNte de fácil desplieGue para la vida independiente de nuestros mayores (RIING) (IPT-2012-0645-300000 - Investigador/a)
HIPERSYS: Optimización de Sistemas Empotrados de Altas Prestaciones (TEC2011-27936 - Investigador/a)
Capítulos en Libros
Miró-Amarante, María Gloria;Viejo-Cortés, Julián;Valencia-Barrero, Manuel:
Experiencia del equipo docente de iniciación en el departamento de Tecnología Electrónica. Pág. 395-404. PUBLIDISA. PUBLIDISA. 2011.
Experiencia del equipo docente de iniciación en el departamento de Tecnología Electrónica. Pág. 395-404. PUBLIDISA. PUBLIDISA. 2011.
Asistencia a congresos
Viejo-Cortés, Julián;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Cano, Germán;Juan-Chico, Jorge:
Entorno de virtualización para la realización y evaluación de prácticas de laboratorio TIC. Demostración en Congreso. XV Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Teruel. 2022
Entorno de virtualización para la realización y evaluación de prácticas de laboratorio TIC. Demostración en Congreso. XV Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Teruel. 2022
Viejo-Cortés, Julián;Carrasco, Alejandro;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Cano, Germán:
Experiencia en la adaptación de una asignatura de máster para su impartición completa a distancia. Ponencia en Congreso. XIV Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. PORTO PORTUGAL. 2020
Experiencia en la adaptación de una asignatura de máster para su impartición completa a distancia. Ponencia en Congreso. XIV Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. PORTO PORTUGAL. 2020
Millan-Calderon, Alejandro;Viejo-Cortés, Julián;Quirós-Carmona, Juan;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
Building a basic membrane computer. Comunicación en congreso. 14TH BRAINSTORMING WEEK ON MEMBRANE COMPUTING. . 2016
Building a basic membrane computer. Comunicación en congreso. 14TH BRAINSTORMING WEEK ON MEMBRANE COMPUTING. . 2016
Fayula, Mauricio;Juan-Chico, Jorge;Viejo-Cortés, Julián:
Case study: performance and power analysis of a dynamically reconfigurable hardware/software cryptosystem. Comunicación en congreso. XXII IBERCHIP WORKSHOP. Florianopolis (Brasil). 2016
Case study: performance and power analysis of a dynamically reconfigurable hardware/software cryptosystem. Comunicación en congreso. XXII IBERCHIP WORKSHOP. Florianopolis (Brasil). 2016
Villar-De Ossorno, José Ignacio;Juan, Jorge;Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián:
evercodeML: a formal language for SoC integration. Comunicación en congreso. The 2015 Electronic System Level Synthesis Conference. San Francisco, CA, USA. 2015
evercodeML: a formal language for SoC integration. Comunicación en congreso. The 2015 Electronic System Level Synthesis Conference. San Francisco, CA, USA. 2015
Quirós-Carmona, Juan;Ruiz De Clavijo-Vazquez, Paulino;Carrasco, Alejandro;Viejo-Cortés, Julián;Millan-Calderon, Alejandro:
Application of virtualization technology to the study of quality of service techniques. Ponencia en Congreso. Tecnologias Aplicadas a la Ensenanza de la Electronica. ACXT/IDOM Bilbao. 2014
Application of virtualization technology to the study of quality of service techniques. Ponencia en Congreso. Tecnologias Aplicadas a la Ensenanza de la Electronica. ACXT/IDOM Bilbao. 2014
Ruiz De Clavijo-Vazquez, Paulino;J. Juan;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique;Guerrero-Martos, David:
Metodología PBL en modo colaborativo aplicada al diseño de un SoC. Comunicación en congreso. XII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Sevilla, España. 2014
Metodología PBL en modo colaborativo aplicada al diseño de un SoC. Comunicación en congreso. XII Congreso de Tecnología, Aprendizaje y Enseñanza de la Electrónica. Sevilla, España. 2014
Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián:
XML-based Description Language for Heterogeneous and Highly-configurable IP-core Integration. Ponencia en Congreso. Iberchip Workshop. Cusco (Peru). 2013
XML-based Description Language for Heterogeneous and Highly-configurable IP-core Integration. Ponencia en Congreso. Iberchip Workshop. Cusco (Peru). 2013
Ruiz-Páez, Jonathan;Villar-De Ossorno, José Ignacio;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Viejo-Cortés, Julián;Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge:
Diseño e implementación de un controlador domótico reconfigurable basado en hardware y software libre. Ponencia en Congreso. XII Jornadas de Computación Reconfigurable y Aplicaciones. . 2012
Diseño e implementación de un controlador domótico reconfigurable basado en hardware y software libre. Ponencia en Congreso. XII Jornadas de Computación Reconfigurable y Aplicaciones. . 2012
Ruiz-paez, Jonathan;Guerrero-Martos, David;Gómez-González, Isabel María;Viejo-Cortés, Julián:
Implementation of a hardware and software framework for a simple academic processor. Comunicación en congreso. 2012 Technologies Applied to Electronics Teaching. Vigo, España. 2012
Implementation of a hardware and software framework for a simple academic processor. Comunicación en congreso. 2012 Technologies Applied to Electronics Teaching. Vigo, España. 2012
Ruiz-Páez, Jonathan;Guerrero-Martos, David;Gómez-González, Isabel María;Viejo-Cortés, Julián:
Implementación de un procesador académico simple así como de un entorno de programación y depuración para el mismo. Ponencia en Congreso. Congreso de Tecnologías Aplicadas en la enseñanza de la electrónica. Vigo. 2012
Implementación de un procesador académico simple así como de un entorno de programación y depuración para el mismo. Ponencia en Congreso. Congreso de Tecnologías Aplicadas en la enseñanza de la electrónica. Vigo. 2012
Quirós-Carmona, Juan;Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Muñoz-Rivera, Alejandro;Villar-De Ossorno, José Ignacio;Guerrero-Martos, David:
IMPLEMENTATION OF A CONFIGURATION SERVER FOR A HARDWARE SNTP SYNCHRONIZATION PLATFORM BASED ON FPGA. Comunicación en congreso. 7TH SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (SPL) () (.2011.CÓRDOBA, ARGENTINA). CÓRDOBA, ARGENTINA. 2011
IMPLEMENTATION OF A CONFIGURATION SERVER FOR A HARDWARE SNTP SYNCHRONIZATION PLATFORM BASED ON FPGA. Comunicación en congreso. 7TH SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (SPL) () (.2011.CÓRDOBA, ARGENTINA). CÓRDOBA, ARGENTINA. 2011
Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Guerrero-Martos, David;Decaluwe, Jan:
Python as a Hardware Description Language: A Case Study . Ponencia en Congreso. 7th Southern Conference on Programmable Logic (SPL). . 2011
Python as a Hardware Description Language: A Case Study . Ponencia en Congreso. 7th Southern Conference on Programmable Logic (SPL). . 2011
Viejo-Cortés, Julián;Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Quirós-Carmona, Juan:
VERIFICACIÓN ON-CHIP DE LARGA DURACIÓN DE SISTEMAS CON EVENTOS LÓGICOS DISPERSOS EN EL TIEMPO. Ponencia en Congreso. XI Jornadas de Computación Reconfigurable y Aplicaciones. Tenerife. 2010
VERIFICACIÓN ON-CHIP DE LARGA DURACIÓN DE SISTEMAS CON EVENTOS LÓGICOS DISPERSOS EN EL TIEMPO. Ponencia en Congreso. XI Jornadas de Computación Reconfigurable y Aplicaciones. Tenerife. 2010
Viejo-Cortés, Julián;Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Quirós-Carmona, Juan:
LONG-TERM ON-CHIP VERIFICATION OF SYSTEMS WITH LOGICAL EVENTS SCATTERED IN TIME. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (25) (25.2010.LANZAROTE (SPAIN)). LANZAROTE (SPAIN). 2010
LONG-TERM ON-CHIP VERIFICATION OF SYSTEMS WITH LOGICAL EVENTS SCATTERED IN TIME. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (25) (25.2010.LANZAROTE (SPAIN)). LANZAROTE (SPAIN). 2010
Viejo-Cortés, Julián;Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique:
DESIGN AND IMPLEMENTATION OF A SUITABLE CORE FOR ON-CHIP LONG-TERM VERIFICATION. Comunicación en congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEMS (5) (5.2010.TRENTO (ITALY)). TRENTO (ITALY). 2010
DESIGN AND IMPLEMENTATION OF A SUITABLE CORE FOR ON-CHIP LONG-TERM VERIFICATION. Comunicación en congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEMS (5) (5.2010.TRENTO (ITALY)). TRENTO (ITALY). 2010
Quirós-Carmona, Juan;Viejo-Cortés, Julián;Muñoz-Rivera, Alejandro;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Villar-De Ossorno, José Ignacio:
IMPLEMENTACIÓN SOBRE FPGA DE UN CLIENTE SNTP USANDO MICROBLAZE. Comunicación en congreso. IBERCHIP WORKSHOP (IWS) (16) (16.2010.IGUAZU FALLS (BRAZIL)). IGUAZU FALLS (BRAZIL). 2010
IMPLEMENTACIÓN SOBRE FPGA DE UN CLIENTE SNTP USANDO MICROBLAZE. Comunicación en congreso. IBERCHIP WORKSHOP (IWS) (16) (16.2010.IGUAZU FALLS (BRAZIL)). IGUAZU FALLS (BRAZIL). 2010
Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DSP PERIPHERAL ON FPGA FOR ELECTRICAL NETWORKS MEASUREMENTS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (24) (24.2009.Zaragoza). Zaragoza. 2009
DSP PERIPHERAL ON FPGA FOR ELECTRICAL NETWORKS MEASUREMENTS. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (24) (24.2009.Zaragoza). Zaragoza. 2009
Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Muñoz-Rivera, Alejandro;Guerrero-Martos, David:
APLICACIÓN DE PICOBLAZE COMO EMULADOR/RECEPTOR DE UN GPS EN EL DISEÑO HARDWARE DE UN CLIENTE/SERVIDOR SNTP. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
APLICACIÓN DE PICOBLAZE COMO EMULADOR/RECEPTOR DE UN GPS EN EL DISEÑO HARDWARE DE UN CLIENTE/SERVIDOR SNTP. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
Viejo-Cortés, Julián;Juan-Chico, Jorge;Ostua-Aranguena, Enrique;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Villar-De Ossorno, José Ignacio;Quirós-Carmona, Juan:
IMPLEMENTACIÓN SOBRE FPGA DE UN CLIENTE SNTP DE BAJO COSTE Y ALTA PRECISIÓN. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
IMPLEMENTACIÓN SOBRE FPGA DE UN CLIENTE SNTP DE BAJO COSTE Y ALTA PRECISIÓN. Comunicación en congreso. JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (9) (9.2009.ALCALÁ DE HENARES (ESPAÑA)). ALCALÁ DE HENARES (ESPAÑA). 2009
Viejo-Cortés, Julián;Juan-Chico, Jorge;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Muñoz-Rivera, Alejandro;Villar-De Ossorno, José Ignacio:
ACCURATE AND COMPACT IMPLEMENTATION OF A HARDWARE SNTP CLIENT. Comunicación en congreso. WORKSHOP IBERCHIP (15) (15.2009.BUENOS AIRES, ARGENTINA). BUENOS AIRES, ARGENTINA. 2009
ACCURATE AND COMPACT IMPLEMENTATION OF A HARDWARE SNTP CLIENT. Comunicación en congreso. WORKSHOP IBERCHIP (15) (15.2009.BUENOS AIRES, ARGENTINA). BUENOS AIRES, ARGENTINA. 2009
Muñoz-Rivera, Alejandro;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Guerrero-Martos, David:
DESARROLLO DE UNA INTERFAZ RS-232 PARA EL MANEJO DE UN COCHE DE RADIOCONTROL DESDE EL PC. Demostración en Congreso. TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE) (8) (8.2008.ZARAGOZA). . 2008
DESARROLLO DE UNA INTERFAZ RS-232 PARA EL MANEJO DE UN COCHE DE RADIOCONTROL DESDE EL PC. Demostración en Congreso. TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE) (8) (8.2008.ZARAGOZA). . 2008
Viejo-Cortés, Julián;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Muñoz-Rivera, Alejandro;Guerrero-Martos, David:
DESIGN AND IMPLEMENTATION OF A SNTP CLIENT ON FPGA. Comunicación en congreso. INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS () (.2008.CAMBRIDGE, REINO UNIDO). CAMBRIDGE, REINO UNIDO. 2008
DESIGN AND IMPLEMENTATION OF A SNTP CLIENT ON FPGA. Comunicación en congreso. INTERNATIONAL SYMPOSIUM ON INDUSTRIAL ELECTRONICS () (.2008.CAMBRIDGE, REINO UNIDO). CAMBRIDGE, REINO UNIDO. 2008
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Guerrero-Martos, David;Muñoz-Rivera, Alejandro:
LA PRIMERA EXPERIENCIA EN EL DISEÑO DE SISTEMAS DIGITALES SOBRE FPGAS. Comunicación en congreso. TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE) (8) (8.2008.ZARAGOZA). . 2008
LA PRIMERA EXPERIENCIA EN EL DISEÑO DE SISTEMAS DIGITALES SOBRE FPGAS. Comunicación en congreso. TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE) (8) (8.2008.ZARAGOZA). . 2008
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Muñoz-Rivera, Alejandro:
USING INDEPENDENT BODIES IN BULK-CMOS GATES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
USING INDEPENDENT BODIES IN BULK-CMOS GATES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Ostua-Aranguena, Enrique;Ruiz De Clavijo-Vazquez, Paulino;Muñoz-Rivera, Alejandro:
IMPLEMENTATION OF A FFT/IFFT MODULE ON FPGA: COMPARISON OF METHODOLOGIES. Comunicación en congreso. SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (4) (4.2008.BARILOCHE, ARGENTINA). BARILOCHE, ARGENTINA. 2008
IMPLEMENTATION OF A FFT/IFFT MODULE ON FPGA: COMPARISON OF METHODOLOGIES. Comunicación en congreso. SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (4) (4.2008.BARILOCHE, ARGENTINA). BARILOCHE, ARGENTINA. 2008
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Guerrero-Martos, David;Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián:
INTERNAL POWER DISSIPATION OF STATIC CMOS GATES IN UDSM TECHNOLOGIES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
INTERNAL POWER DISSIPATION OF STATIC CMOS GATES IN UDSM TECHNOLOGIES. Poster en Congreso. COOL CHIPS (11) (11.2008.YOKOHAMA). YOKOHAMA. 2008
Ostua-Aranguena, Enrique;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Muñoz-Rivera, Alejandro:
DIGITAL DATA PROCESSING PERIPHERAL DESIGN FOR AN EMBEDDED APPLICATION BASED ON THE MICROBLAZE SOFT CORE. Poster en Congreso. SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (4) (4.2008.BARILOCHE, ARGENTINA). BARILOCHE, ARGENTINA. 2008
DIGITAL DATA PROCESSING PERIPHERAL DESIGN FOR AN EMBEDDED APPLICATION BASED ON THE MICROBLAZE SOFT CORE. Poster en Congreso. SOUTHERN CONFERENCE ON PROGRAMMABLE LOGIC (4) (4.2008.BARILOCHE, ARGENTINA). BARILOCHE, ARGENTINA. 2008
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Muñoz-Rivera, Alejandro;Millan-Calderon, Alejandro:
APLICACIÓN DE PICOBLAZE AL DISEÑO DE SISTEMAS DE CONTROL INDUSTRIAL. Comunicación en congreso. INTERNATIONAL CONFERENCE ON TELECOMMUNICATIONS, ELECTRONICS AND CONTROL (TELEC) (5) (5.2008.SANTIAGO DE CUBA (CUBA)). SANTIAGO DE CUBA (CUBA). 2008
APLICACIÓN DE PICOBLAZE AL DISEÑO DE SISTEMAS DE CONTROL INDUSTRIAL. Comunicación en congreso. INTERNATIONAL CONFERENCE ON TELECOMMUNICATIONS, ELECTRONICS AND CONTROL (TELEC) (5) (5.2008.SANTIAGO DE CUBA (CUBA)). SANTIAGO DE CUBA (CUBA). 2008
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
SÍNTESIS LÓGICA AUTOMATIZADA PARA ESQUEMAS DE TEMPORIZACIÓN DE LATCHES ALTERNANTES. Comunicación en congreso. WORKSHOP IBERCHIP (13) (13.2007.LIMA, PERÚ). LIMA, PERÚ. 2007
SÍNTESIS LÓGICA AUTOMATIZADA PARA ESQUEMAS DE TEMPORIZACIÓN DE LATCHES ALTERNANTES. Comunicación en congreso. WORKSHOP IBERCHIP (13) (13.2007.LIMA, PERÚ). LIMA, PERÚ. 2007
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
AUTOMATIC LOGIC SYNTHESIS FOR PARALLEL ALTERNATING LATCHES CLOCKING SCHEMES. Poster en Congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
AUTOMATIC LOGIC SYNTHESIS FOR PARALLEL ALTERNATING LATCHES CLOCKING SCHEMES. Poster en Congreso. VLSI CIRCUITS AND SYSTEMS CONFERENCE SPIE 2007 () (.2007.MASPALOMAS, ESPAÑA). MASPALOMAS, ESPAÑA. 2007
Muñoz-Rivera, Alejandro;Ostua-Aranguena, Enrique;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Guerrero-Martos, David:
UN EJEMPLO DE IMPLANTACIÓN DE UNA DISTRIBUCIÓN LINUX EN UN SOC BASADO EN HARDWARE LIBRE. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
UN EJEMPLO DE IMPLANTACIÓN DE UNA DISTRIBUCIÓN LINUX EN UN SOC BASADO EN HARDWARE LIBRE. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Muñoz-Rivera, Alejandro:
DESIGN OF A FFT/IFFT MODULE AS AN IP CORE SUITABLE FOR EMBEDDED SYSTEMS. Poster en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEMS (2) (2.2007.COSTA DA CAPARICA, LISBON, PORTUGAL). COSTA DA CAPARICA, LISBON, PORTUGAL. 2007
DESIGN OF A FFT/IFFT MODULE AS AN IP CORE SUITABLE FOR EMBEDDED SYSTEMS. Poster en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEMS (2) (2.2007.COSTA DA CAPARICA, LISBON, PORTUGAL). COSTA DA CAPARICA, LISBON, PORTUGAL. 2007
Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Muñoz-Rivera, Alejandro:
EVALUACIÓN DE METODOLOGÍAS PARA LA IMPLEMENTACIÓN DE UN MÓDULO FFT/IFFT SOBRE FPGA MEDIANTE HERRAMIENTAS A NIVEL DE SISTEMAS. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
EVALUACIÓN DE METODOLOGÍAS PARA LA IMPLEMENTACIÓN DE UN MÓDULO FFT/IFFT SOBRE FPGA MEDIANTE HERRAMIENTAS A NIVEL DE SISTEMAS. Ponencia en Congreso. CONGRESO ESPAÑOL DE INFORMÁTICA (CEDI) - VII JORNADAS DE COMPUTACIÓN RECONFIGURABLE Y APLICACIONES (2) (2.2007.ZARAGOZA). . 2007
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
THE EFFECT OF USING SEPARATED BODIES OVER STATIC POWER CONSUMPTION IN STATIC BULK-CMOS GATEST. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS) (12) (12.2007.SEVILLA). . 2007
THE EFFECT OF USING SEPARATED BODIES OVER STATIC POWER CONSUMPTION IN STATIC BULK-CMOS GATEST. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS (DCIS) (12) (12.2007.SEVILLA). . 2007
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO E IMPLEMENTACIÓN DE SOPC BASADOS EN EL MICROPROCESADOR PICOBLAZE. Demostración en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
DISEÑO E IMPLEMENTACIÓN DE SOPC BASADOS EN EL MICROPROCESADOR PICOBLAZE. Demostración en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
Álvarez-Pozo,Avelino;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
DESARROLLO EN VHDL DE UN FILTRO DIGITAL GENÉRICO BASADO EN ESTRUCTURAS CANÓNICAS. Poster en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
DESARROLLO EN VHDL DE UN FILTRO DIGITAL GENÉRICO BASADO EN ESTRUCTURAS CANÓNICAS. Poster en Congreso. CONGRESO DE TECNOLOGÍAS APLICADAS A LA ENSEÑANZA DE LA ELECTRÓNICA (TAEE 2006) (7) (7.2006.MADRID, ESPAÑA). . 2006
Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino:
A SOC DESIGN METHODOLOGY FOR LEON2 ON FPGA. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
A SOC DESIGN METHODOLOGY FOR LEON2 ON FPGA. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO E IMPLEMENTACIÓN ÓPTIMA DE PERIFÉRICOS DE DSP CON SYSTEM GENERATOR PARA MICROBLAZE. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
DISEÑO E IMPLEMENTACIÓN ÓPTIMA DE PERIFÉRICOS DE DSP CON SYSTEM GENERATOR PARA MICROBLAZE. Ponencia en Congreso. IBERCHIP (12) (12.2006.SAN JOSE, COSTA RICA). SAN JOSE, COSTA RICA. 2006
Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
EFFICIENT DESIGN AND IMPLEMENTATION ON FPGA OF A MICROBLAZE PERIPHERAL FOR PROCESSING DIRECT ELECTRICAL NETWORKS MEASUREMENTS. Ponencia en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEM (1) (1.2006.ANTIBES JUAN-LES-PINS, FRANCE). ANTIBES JUAN-LES-PINS, FRANCE. 2006
EFFICIENT DESIGN AND IMPLEMENTATION ON FPGA OF A MICROBLAZE PERIPHERAL FOR PROCESSING DIRECT ELECTRICAL NETWORKS MEASUREMENTS. Ponencia en Congreso. IEEE SYMPOSIUM ON INDUSTRIAL EMBEDDED SYSTEM (1) (1.2006.ANTIBES JUAN-LES-PINS, FRANCE). ANTIBES JUAN-LES-PINS, FRANCE. 2006
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. MICROTECHNOLOGIES FOR THE NEW MILLENNIUM 2005: PHOTONICS MATERIALS, DEVICES AND APPLICATIONS. Sevilla (España).. 2005
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. MICROTECHNOLOGIES FOR THE NEW MILLENNIUM 2005: PHOTONICS MATERIALS, DEVICES AND APPLICATIONS. Sevilla (España).. 2005
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO, IMPLEMENTACION Y APLICACION A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
DISEÑO, IMPLEMENTACION Y APLICACION A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
Ostua-Aranguena, Enrique;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
ENTORNO DE DESARROLLO PARA SOC'S BASADOS EN EL MICROPROCESADOR LEON2. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
ENTORNO DE DESARROLLO PARA SOC'S BASADOS EN EL MICROPROCESADOR LEON2. Comunicación en congreso. 11TH IBERCHIP WORKSHOP. SALVADOR DE BAHIA, BRASIL. 2005
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ANALYSIS OF INTERNAL POWER CONSUMPTION IN SCMOS GATES IN SUBMICRONIC/NANOMETRIC TECHNOLOGIES. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS DCIS 2005 (20.2005.LISBOA). LISBOA. 2005
ANALYSIS OF INTERNAL POWER CONSUMPTION IN SCMOS GATES IN SUBMICRONIC/NANOMETRIC TECHNOLOGIES. Comunicación en congreso. CONFERENCE ON DESIGN OF CIRCUITS AND INTEGRATED SYSTEMS DCIS 2005 (20.2005.LISBOA). LISBOA. 2005
Viejo-Cortés, Julián;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David:
DISEÑO, IMPLEMENTACIÓN Y APLICACIÓN A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
DISEÑO, IMPLEMENTACIÓN Y APLICACIÓN A SOC DEL MICROPROCESADOR PICOBLAZE. Comunicación en congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
ALGORITHMS TO GET THE MAXIMUM OPERATION FREQUENCY FOR SKEW-TOLERANT CLOCKING SCHEMES. Comunicación en congreso. CONFERENCE ON VLSI CIRCUITS AND SYSTEMS II (.2005.SEVILLA, ESPAÑA). Santander (ESPAÑA). 2005
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
EFFICIENT DESIGN OF A FFT/IFFT-64 MODULE ON ASIC. Poster en Congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
EFFICIENT DESIGN OF A FFT/IFFT-64 MODULE ON ASIC. Poster en Congreso. WORKSHOP IBERCHIP (11.2005.SALVADOR DE BAHÍA, BRASIL). SALVADOR DE BAHÍA, BRASIL. 2005
Artículos publicados
Cano, Germán;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Viejo-Cortés, Julián:
IRIS: An embedded secure boot for IoT devices. Internet of Things. 2023. Vol: 23. Núm: 100874. 10.1016/j.iot.2023.100874.
IRIS: An embedded secure boot for IoT devices. Internet of Things. 2023. Vol: 23. Núm: 100874. 10.1016/j.iot.2023.100874.
Cano, Germán;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Viejo-Cortés, Julián;Guerrero-Martos, David;Ostua-Aranguena, Enrique:
Embedded LUKS (E-LUKS): a hardware solution to IoT security. Electronics. 2021. Vol: 10. Núm: 23. 10.3390/electronics10233036.
Embedded LUKS (E-LUKS): a hardware solution to IoT security. Electronics. 2021. Vol: 10. Núm: 23. 10.3390/electronics10233036.
Cano, Germán;Ruiz De Clavijo-Vazquez, Paulino;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Viejo-Cortés, Julián;Juan-Chico, Jorge:
An Integrated Digital System Design Framework with On-Chip Functional Verification and Performance Evaluation. IEEE Access. 2021. Vol: 9. Núm: . Pág. 161383-161394. 10.1109/ACCESS.2021.3132188.
An Integrated Digital System Design Framework with On-Chip Functional Verification and Performance Evaluation. IEEE Access. 2021. Vol: 9. Núm: . Pág. 161383-161394. 10.1109/ACCESS.2021.3132188.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
Using the complement of the cosine to compute trigonometric functions. Eurasip Journal on Advances in Signal Processing. 2020. https://doi.org/10.1186/s13634-020-00692-5.
Using the complement of the cosine to compute trigonometric functions. Eurasip Journal on Advances in Signal Processing. 2020. https://doi.org/10.1186/s13634-020-00692-5.
Guerrero-Martos, David;Cano, Germán;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique:
Address-encoded byte order. Microprocessors and Microsystems. 2020. Vol: 78. https://doi.org/10.1016/j.micpro.2020.103268.
Address-encoded byte order. Microprocessors and Microsystems. 2020. Vol: 78. https://doi.org/10.1016/j.micpro.2020.103268.
Viejo-Cortés, Julián;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Cano, Germán:
High-Performance Time Server Core for FPGA System-on-Chip. Electronics. 2019. Vol: 8. Núm: 5. 10.3390/electronics8050528.
High-Performance Time Server Core for FPGA System-on-Chip. Electronics. 2019. Vol: 8. Núm: 5. 10.3390/electronics8050528.
Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Bellido-Diaz, Manuel Jesus;Juan, J.;Viejo-Cortés, Julián;Guerrero-Martos, David:
Minimalistic SDHC-SPI hardware reader module for boot loader applications. Microelectronics Journal. 2017. Vol: 67. Pág. 32-37. 10.1016/j.mejo.2017.07.007.
Minimalistic SDHC-SPI hardware reader module for boot loader applications. Microelectronics Journal. 2017. Vol: 67. Pág. 32-37. 10.1016/j.mejo.2017.07.007.
Quirós-Carmona, Juan;Verlan, Sergey;Viejo-Cortés, Julián;Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus:
Fast Hardware Implementations of Static P Systems. Computing and Informatics. 2016. Vol: 35. Núm: 3. Pág. 687-718. http://cai.type.sk/content/2016/3/fast-hardware-implementations-of-static-p-systems/.
Fast Hardware Implementations of Static P Systems. Computing and Informatics. 2016. Vol: 35. Núm: 3. Pág. 687-718. http://cai.type.sk/content/2016/3/fast-hardware-implementations-of-static-p-systems/.
Juan-Chico, Jorge;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus:
Network Time Synchronization: A Full Hardware Approach. Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation Lecture Notes in Computer Science. 2013. Vol: 7606. Pág. 225-234. 10.1007/978-3-642-36157-9_23.
Network Time Synchronization: A Full Hardware Approach. Integrated Circuit and System Design. Power and Timing Modeling, Optimization and Simulation Lecture Notes in Computer Science. 2013. Vol: 7606. Pág. 225-234. 10.1007/978-3-642-36157-9_23.
Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Viejo-Cortés, Julián;Guerrero-Martos, David:
NanoFS: a hardware-oriented file system. Electronics Letters. 2013. Vol: 49. Núm: 19. Pág. 1216-1218. 10.1049/EL.2013.1961.
NanoFS: a hardware-oriented file system. Electronics Letters. 2013. Vol: 49. Núm: 19. Pág. 1216-1218. 10.1049/EL.2013.1961.
Viejo-Cortés, Julián;Villar-De Ossorno, José Ignacio;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Quirós-Carmona, Juan:
Long-term on-chip verification of systems with logical events scattered in time. Microprocessors and Microsystems. 2012. Vol: 36. Núm: 5. Pág. 402-408. http://dx.doi.org/10.1016/j.micpro.2012.02.005.
Long-term on-chip verification of systems with logical events scattered in time. Microprocessors and Microsystems. 2012. Vol: 36. Núm: 5. Pág. 402-408. http://dx.doi.org/10.1016/j.micpro.2012.02.005.
Viejo-Cortés, Julián;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino:
Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation. IEEE Transactions on Instrumentation and Measurement. 2011. Vol: 60. Núm: 12. Pág. 3961 -3963. 10.1109/TIM.2011.2164828.
Fast-Convergence Microsecond-Accurate Clock Discipline Algorithm for Hardware Implementation. IEEE Transactions on Instrumentation and Measurement. 2011. Vol: 60. Núm: 12. Pág. 3961 -3963. 10.1109/TIM.2011.2164828.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
Studying the Viability of Static Complementary Metal-Oxide-Semiconductor Gates with a Large Number of Inputs When Using Separate Transistor Wells . Journal of low power electronics. 2011. Vol: 7. Núm: 3. Pág. 444-452. 10.1166/jolpe.2011.1145.
Studying the Viability of Static Complementary Metal-Oxide-Semiconductor Gates with a Large Number of Inputs When Using Separate Transistor Wells . Journal of low power electronics. 2011. Vol: 7. Núm: 3. Pág. 444-452. 10.1166/jolpe.2011.1145.
Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián:
STUDYING THE VIABILITY OF STATIC CMOS GATES WITH A LARGE NUMBER OF INPUTS WHEN USING SEPARATE TRANSISTOR WELLS. Journal of low power electronics. 2011. Vol: 7. Núm: 3. Pág. 444-452.
STUDYING THE VIABILITY OF STATIC CMOS GATES WITH A LARGE NUMBER OF INPUTS WHEN USING SEPARATE TRANSISTOR WELLS. Journal of low power electronics. 2011. Vol: 7. Núm: 3. Pág. 444-452.
Millan-Calderon, Alejandro;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Guerrero-Martos, David;Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián:
COMPREHENSIVE ANALYSIS ON THE INTERNAL POWER DISSIPATION OF STATIC CMOS CELLS IN ULTRA-DEEP SUB-MICRON TECHNOLOGIES. Journal of low power electronics. 2010. Vol: 6. Núm: 1. Pág. 93-102.
COMPREHENSIVE ANALYSIS ON THE INTERNAL POWER DISSIPATION OF STATIC CMOS CELLS IN ULTRA-DEEP SUB-MICRON TECHNOLOGIES. Journal of low power electronics. 2010. Vol: 6. Núm: 1. Pág. 93-102.
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Guerrero-Martos, David;Ruiz De Clavijo-Vazquez, Paulino;Viejo-Cortés, Julián:
POWER DISSIPATION ASSOCIATED TO INTERNAL EFFECT TRANSITIONS IN STATIC CMOS GATES. Lecture Notes in Computer Science. 2009. Vol: 5349. Pág. 389-398.
POWER DISSIPATION ASSOCIATED TO INTERNAL EFFECT TRANSITIONS IN STATIC CMOS GATES. Lecture Notes in Computer Science. 2009. Vol: 5349. Pág. 389-398.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
IMPROVING THE PERFORMANCE OF STATIC CMOS GATES BY USING INDEPENDENT BODIES. Journal of low power electronics. 2007. Vol: 3. Núm: 1. Pág. 70-77.
IMPROVING THE PERFORMANCE OF STATIC CMOS GATES BY USING INDEPENDENT BODIES. Journal of low power electronics. 2007. Vol: 3. Núm: 1. Pág. 70-77.
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
STATIC POWER CONSUMPTION OF CMOS GATES USING INDEPENDENT BODIES. Lecture Notes in Computer Science. 2007. Vol: 4644/2007. Pág. 404-412.
STATIC POWER CONSUMPTION OF CMOS GATES USING INDEPENDENT BODIES. Lecture Notes in Computer Science. 2007. Vol: 4644/2007. Pág. 404-412.
Guerrero-Martos, David;Bellido-Diaz, Manuel Jesus;Juan-Chico, Jorge;Millan-Calderon, Alejandro;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
AUTOMATED PERFORMANCE EVALUATION OF SKEW-TOLERANT CLOCKING SCHEMES. International Journal of Electronics. 2006. Vol: 93. Núm: 12. Pág. 819-842.
AUTOMATED PERFORMANCE EVALUATION OF SKEW-TOLERANT CLOCKING SCHEMES. International Journal of Electronics. 2006. Vol: 93. Núm: 12. Pág. 819-842.
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
ACCURATE LOGIC-LEVEL CURRENT ESTIMATION FOR DIGITAL CMOS CIRCUITS. Journal of low power electronics. 2006. Vol: 2. Núm: 1. Pág. 87-94.
ACCURATE LOGIC-LEVEL CURRENT ESTIMATION FOR DIGITAL CMOS CIRCUITS. Journal of low power electronics. 2006. Vol: 2. Núm: 1. Pág. 87-94.
Millan-Calderon, Alejandro;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
APPLICATION OF INTERNODE MODEL TO GLOBAL POWER CONSUMPTION ESTIMATION IN SCMOS GATES. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 337-347.
APPLICATION OF INTERNODE MODEL TO GLOBAL POWER CONSUMPTION ESTIMATION IN SCMOS GATES. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 337-347.
Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Guerrero-Martos, David;Ostua-Aranguena, Enrique;Viejo-Cortés, Julián:
LOGIC-LEVEL FAST CURRENT SIMULATION FOR DIGITAL CMOS CIRCUITS. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 425-435.
LOGIC-LEVEL FAST CURRENT SIMULATION FOR DIGITAL CMOS CIRCUITS. Lecture Notes in Computer Science. 2005. Vol: 3728. Pág. 425-435.
Patentes
Guerrero-Martos, David;Millan-Calderon, Alejandro;Juan-Chico, Jorge;Viejo-Cortés, Julián;Bellido-Diaz, Manuel Jesus;Ruiz De Clavijo-Vazquez, Paulino;Ostua-Aranguena, Enrique: DISPOSITIVO ELECTRÓNICO CALCULADOR DE FUNCIONES TRIGONOMÉTRICAS Y USOS DEL MISMO. Número de patente:
Guerrero-Martos, David;Muñoz-Rivera, Alejandro;Viejo-Cortés, Julián;Ruiz De Clavijo-Vazquez, Paulino;Juan-Chico, Jorge;Bellido-Diaz, Manuel Jesus;Millan-Calderon, Alejandro;Ostua-Aranguena, Enrique;Villar-De Ossorno, José Ignacio;Quirós-Carmona, Juan: Circuito electrónico digital para el cálculo de senos y cosenos de múltiplos de un ángulo. Número de patente: ES 2663168 B2
Tesis dirigidas o codirigidas
Quirós-Carmona, Juan:
Implementación sobre hardware reconfigurable de una arquitectura no determinista, paralela y distribuida de alto rendimiento, basada en modelos de com. Tesis Doctoral. 2016
Implementación sobre hardware reconfigurable de una arquitectura no determinista, paralela y distribuida de alto rendimiento, basada en modelos de com. Tesis Doctoral. 2016
